logical

Преобразуйте числовые значения в logicals

Синтаксис

Описание

пример

L = logical(A) преобразует A в массив логических значений. Любой ненулевой элемент A преобразован в логический 1 TRUE) и нули преобразованы в логический 0 ложь). Комплексные числа и NaNs не могут быть преобразованы в логические значения и результат по ошибке преобразования.

Примеры

свернуть все

Выберите нечетные элементы числовой матрицы.

Создайте числовую матрицу.

A = [1 -3 2;5 4 7;-8 1 3];

Найдите модуль, mod(A,2), и преобразуйте его в логический массив для индексации.

L = logical(mod(A,2))
L = 3x3 logical array

   1   1   0
   1   0   1
   0   1   1

Массив имеет логический 1 TRUE) значения, где A является нечетным.

Используйте L как логический индекс, чтобы выбрать нечетные элементы A.

A(L)
ans = 6×1

     1
     5
    -3
     1
     7
     3

Результатом является вектор, содержащий все нечетные элементы A.

Используйте логическое НЕ оператор, ~, на L найти ровные элементы A.

A(~L)
ans = 3×1

    -8
     4
     2

Входные параметры

свернуть все

Входной массив, заданный как скалярный, векторный, матричный или многомерный массив.

Типы данных: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | logical | char

Советы

  • Большинство арифметических операций, включающих логические массивы, возвращает двойные значения. Например, добавление нуля к логическому массиву возвращает двойной массив.

  • Логические массивы также создаются операторами отношения (==,<,>,~, и т.д.) и функции как anyвсеisnanisinf, и isfinite.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью MATLAB® Coder™.

Генерация кода графического процессора
Сгенерируйте код CUDA® для NVIDIA® графические процессоры с помощью GPU Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Представлено до R2006a