Остановите симуляцию

Остановите симуляцию, когда введенный будет ненулевым (HDL Coder)

Описание

Блок Stop Simulation доступен с Simulink®.

Для получения информации о поведении симуляции и параметрах блоков, смотрите Симуляцию Остановки.

Архитектура HDL

Когда вы используете этот блок в своей модели, HDL Coder™ не генерирует HDL-код для него.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Введенный в R2014a