Генерация HDL-кода от Simulink
Сгенерируйте HDL-код из моделей Simulink®
Реализуйте свою модель Simulink или подсистему в оборудовании путем генерации HDL-кода и развертывания того кода по Интегрированному каналу приложений (ASIC) или Программируемой пользователем вентильной матрице (FPGA). Разработайте модель с блоками, которые совместимы с генерацией HDL-кода. Если модель использует данные с плавающей точкой, используйте Fixed-Point Designer™, чтобы преобразовать его в модель фиксированной точки. После того, как вы генерируете HDL-код и проверяете, что он совпадает с вашим исходным алгоритмом, разверните HDL-код на своем целевом компьютере.
Генерация HDL-кода от основ Simulink
- Модель и проект архитектуры
Поддерживаемые блоки, лучшые практики, шаблоны разработки, проверки совместимости, часы и сброс
- Руководства по моделированию HDL
Инструкции для разработки алгоритма HDL в вашей модели Simulink
- Генерация кода
Генерация HDL-кода, настройка кода, генерация испытательного стенда
- Верификация
Симуляция и верификация сгенерированного HDL-кода против исходной модели и FPGA в цикле
- Развертывание
Скрипты синтеза и развертывают сгенерированный HDL-код на Intel®, Xilinx®, Speedgoat и пользовательских платах FPGA
- Скорость и оптимизация области
Улучшения посредством разделения ресурсов, потоковой передачи, конвейеризации, отображения RAM, оптимизации цикла
- Отчеты и скрипты
Трассируемость, оптимизация и отчеты ресурса; соответствие стандартов, скрипты синтеза
