HDL Coder™ генерирует портативный, синтезируемый VHDL® и код Verilog® от функций MATLAB®, модели Simulink® и графики Stateflow®. Сгенерированный HDL-код может использоваться для программирования FPGA или прототипирования ASIC и проекта.
HDL Coder предоставляет советнику по вопросам рабочего процесса, который автоматизирует программирование Xilinx®, Microsemi® и Intel® FPGAs. Можно управлять архитектурой HDL и реализацией, подсветить критические пути и сгенерировать оценки использования аппаратного ресурса. HDL Coder обеспечивает трассируемость между вашей моделью Simulink и сгенерированным кодом Verilog и VHDL, включая верификацию кода для приложений повышенной надежности, придерживающихся DO-254 и других стандартов.
Изучите основы HDL Coder
Сгенерируйте HDL-код из алгоритмов MATLAB
Сгенерируйте HDL-код из моделей Simulink
Разверните разделенное аппаратное и программное обеспечение на платформе целевого компьютера
Поддержка стороннего оборудования, такого как Intel, Микрополу, и платы FPGA Xilinx
