Можно сгенерировать порт сброса для контроллера синхронизации, который генерирует часы, часы включают и сбрасывают сигналы в многоскоростном DUT. В сгенерированном коде сброс для контроллера синхронизации является входным портом DUT.
Ваш проект должен использовать одно-тактовый режим. Таким образом, значением свойства ClockInputs
должен быть 'Single'
.
Чтобы сгенерировать порт сброса для контроллера синхронизации, установите свойство TimingControllerArch
на 'resettable'
с помощью makehdl
или hdlset_param
.
Чтобы отключить генерацию порта сброса для контроллера синхронизации, установите свойство TimingControllerArch
на 'default'
.
Например, для модели, sfir_fixed
, задают порт сброса для контроллера синхронизации путем ввода:
hdlset_param('sfir_fixed','TimingControllerArch','resettable')
Следующие рабочие процессы не совместимы с синхронизацией генерации порта сброса контроллера:
Тюремщик FPGA
FPGA в цикле
Пользовательская генерация ядра IP