Сгенерированный скрипт EDA состоит из трех разделов, сгенерированных и выполняемых в следующем порядке:
Фаза (Init) инициализации. Фаза Init выполняет необходимые действия настройки, такие как создание библиотеки проекта или файла проекта. Некоторые аргументы к фазе Init неявны, например, сущность верхнего уровня или имя модуля.
Фаза команды на файл (Cmd). Эта фаза скрипта называется итеративно, однажды на сгенерированный файл HDL или однажды на сигнал. На каждом вызове, различном файле или имени сигнала передается в.
Фаза завершения (Term). Это - итоговая фаза выполнения скрипта. Одно приложение этой фазы должно выполнить симуляцию HDL-кода, который был скомпилирован в фазе Cmd. Фаза Term не берет аргументы.
Программное обеспечение HDL Coder™ генерирует скрипты путем передачи строк формата функции fprintf. Используя опции графический интерфейса пользователя (или свойства makehdl и makehdltb) полученный в итоге в следующих разделах, можно передать на имена настраиваемого формата к генератору скрипта. Некоторые из этих имен формата берут аргументы, такие как сущность верхнего уровня или имя модуля или имена VHDL® или файлов Verilog® в проекте.
Можно использовать допустимые символы форматирования fprintf. Например, '\n' вставляет новую строку в файл скрипта.
