Используя триггер, когда часы в инициированных подсистемах позволяют вам разделить свой проект в различные области часов в сгенерированном коде.
Например, можно смоделировать:
Проект с часами, которые запускаются на том же уровне, но несовпадающий по фазе.
Синхронизируйте области, управляемые внешним или внутренним делителем часов.
Синхронизируйте области, управляемые часами, уровни которых не являются целочисленными множителями друг друга.
Внутренне сгенерированные часы.
Синхронизируйте пропускание для проекта малой мощности.
Каждый инициированный сигнал данных о вводе или выводе подсистемы должен иметь задержки сразу снаружи и сразу в подсистеме. Эти задержки действуют как интерфейс синхронизации между областями, запускающимися на различных уровнях.
Во вкладке HDL Code Generation> Global Settings> Optimization выберите Use trigger signal as clock.
Установите свойство TriggerAsClock с помощью makehdl или hdlset_param. Например, чтобы сгенерировать HDL-код, который использует триггерный сигнал в качестве часов для инициированных подсистем в подсистеме DUT, myDUT, в модели, myModel, введите:
makehdl ('myModel/myDUT','TriggerAsClock','on')Используя триггер, когда часы для инициированных подсистем могут привести к синхронизации несоответствий одного цикла во время симуляции испытательного стенда.