Симуляция FIL с MATLAB
Система FILSimulation object™ соединяет выполнение FPGA с испытательным стендом MATLAB®. Это делает так путем применения входных сигналов к и чтения выходных сигналов модели HDL, работающей на FPGA. Можно использовать этот объект смоделировать источник или устройство приемника путем конфигурирования объекта с портами ввода или вывода только.
Запускать симуляцию, состоящую из испытательного стенда MATLAB, связывающегося с выполнением FPGA:
Настройте hdlverifier. Объект FILSimulation с помощью FPGA-in-the-Loop Wizard.
Создайте объект в своем проекте и установите его свойства.
Вызовите объект с аргументами, как будто это была функция.
Чтобы узнать больше, как Системные объекты работают, смотрите то, Что Системные объекты? MATLAB.
Чтобы создать Системный объект hdlverifier.FILSimulation, используйте FPGA-in-the-Loop Wizard, чтобы настроить Системный объект FILSimulation. Вывод FILWizard является файлом под названием toplevel _fil, где toplevel является именем модуля HDL верхнего уровня. Можно затем создать Системный объект путем присвоения его локальной переменной.
filobj = toplevel_fil создает Системный объект, настроенный FPGA-in-the-Loop Wizard. toplevel является именем модуля верхнего уровня в вашем HDL-коде.
Можно создать Системный объект и установить его свойства:
filobj = toplevel_fil('InputSignals', {'/top/in1','/top/in2'}, ...
'OutputSignals', {'/top/out1','/top/out2'}, ...
'OutputDataTypes', {'double','fixedpoint'}, ...
'OutputSigned', [true,false]);filobj = toplevel_fil;
filobj.OutputDataTypes = char('fixedpoint', 'integer', 'fixedpoint');
filObj.OutputSigned = [false, true, true];
Для версий ранее, чем R2016b, используйте функцию step, чтобы запустить алгоритм Системного объекта. Аргументы к step являются объектом, который вы создали, сопровождаемый аргументами, показанными в этом разделе.
Например, y = step(obj,x) и y = obj(x) выполняют эквивалентные операции.
[hdloutputs] = filobj([hdlinputs])[ подключения к FPGA, пишет hdloutputs] = filobj([hdlinputs])hdlinputs в FPGA и читает hdloutputs из FPGA.
Чтобы использовать объектную функцию, задайте Системный объект как первый входной параметр. Например, чтобы выпустить системные ресурсы Системного объекта под названием obj, используйте этот синтаксис:
release(obj)
Это использование в качестве примера Системный объект MATLAB и FPGA, чтобы проверить проект уровня межрегистровых пересылок (RTL) Быстрого преобразования Фурье (FFT) размера 8 записанных в Verilog. БПФ обычно используется в цифровой обработке сигналов, чтобы произвести плотность распределения сигнала.
Чтобы проверить правильность этого БПФ, испытательный стенд Системного объекта MATLAB обеспечивается. Этот испытательный стенд генерирует периодический синусоидальный вход к проекту под тестом (DUT) HDL и строит Коэффициенты Фурье в Комплексной плоскости.
Установите программную среду проекта FPGA
Перед использованием FPGA в цикле убедитесь, что ваша системная среда настраивается правильно для доступа к программному обеспечению проекта FPGA. Можно использовать функцию hdlsetuptoolpath, чтобы добавить ISE или Куарта II к системному пути для текущего сеанса работы с MATLAB.
Для плат FPGA Xilinx, выполнения
>>hdlsetuptoolpath('ToolName', 'Xilinx ISE', 'ToolPath', 'C:\Xilinx\13.1\ISE_DS\ISE\bin\nt64\ise.exe');
Этот пример принимает, что исполняемый файл ISE Xilinx является C:\Xilinx\13.1\ISE_DS\ISE\bin\nt64\ise.exe. Займите место со своим фактическим исполняемым файлом, если это отличается.
Для плат Altera, выполнения
>>hdlsetuptoolpath('ToolName','Altera Quartus II','ToolPath','C:\altera\11.0\quartus\bin\quartus.exe');
Этот пример принимает, что исполняемый файл Куарта II Altera является C:\altera\11.0\quartus\bin\quartus.exe. Займите место со своим фактическим исполняемым файлом, если это отличается.
Скопируйте файлы HDL БПФ
Скопируйте файлы HDL для примера БПФ в вашу локальную директорию
copyFILDemoFiles('fft');
Запустите FilWizard
Запустите Мастер FIL, предварительно заполненный с информацией о примере БПФ. Введите свою информацию о плате FPGA в первый шаг, выполните каждый шаг Мастера и сгенерируйте файл программирования FPGA и Системный объект FIL.
filWizard('fft_hdlsrc/fft8_sysobj_fil.mat');
FPGA программы
Программируйте FPGA со сгенерированным файлом программирования. Перед продолжением убедитесь, что Мастер FIL закончил FPGA, программируя генерацию файла. Также убедитесь, что ваша плата FPGA включена и соединена правильно.
run('fft8_fil/fft8_programFPGA');
### Generating iMPACT command file ### Checking iMPACT tool ### Start loading bitstream "S:\MATLAB\demo\fft8_fil\fft8_fil.bit" ### Loading bitstream "S:\MATLAB\demo\fft8_fil\fft8_fil.bit" completed successfully
Инстанцируйте системных объектов SineWave
Следующий код инстанцирует системных объектов, которые представляют генератор синусоиды (F=100Hz, Sampling=1000Hz, комплексная точка фиксации вывод).
SinGenerator = dsp.SineWave('Frequency ', 100, ... 'Amplitude', 1, ... 'Method', 'Table lookup', ... 'SampleRate', 1000, ... 'OutputDataType', 'Custom', ... 'CustomOutputDataType', numerictype([], 10, 9), ... 'ComplexOutput',true);
Инстанцируйте FPGA в системном объекте цикла
fft8_fil является индивидуально настраиваемым Системным объектом FILSimulation, который представляет реализацию HDL БПФ, работающего на FPGA в этой системе симуляции.
Fft = fft8_fil;
Запустите симуляцию
Этот пример моделирует генератор синусоиды и реализацию HDL БПФ через FPGA в Системном объекте цикла. Этот раздел кода вызывает цикл обработки, чтобы обработать выборку выборкой данных.
for ii=1:1000 % Read 1 sample from the sine wave generator ComplexSinus = step(SinGenerator); % Send/receive 1 sample to/from the HDL FFT on the FPGA [RealFft, ImagFft] = step(Fft,real(ComplexSinus),imag(ComplexSinus)); % Store the FFT sample in a vector ComplexFft(ii) = RealFft + ImagFft*1i; end
Отобразите коэффициенты Фурье
Постройте коэффициенты Фурье в комплексной плоскости.
% Discard the first 12 samples (initialization of the HDL FFT) ComplexFft(1:12)=[]; % Display the FFT plot(ComplexFft,'ro'); title('Fourier Coefficients in the Complex Plane'); xlabel('Real Axis'); ylabel('Imaginary Axis'); % This concludes the "FPGA-in-the-Loop simulation using MATLAB System % Object" example.
