Сделайте имена выходного файла уникальными путем добавления суффикса
Сгенерируйте Тестирует/Обнаруживает Ошибочные/Доказывать Свойства
Автоматическое блокирование неподдерживаемых блоков и функций
Запустите дополнительный анализ, чтобы уменьшать экземпляры рационального приближения
Используйте заданный, вводит минимальные и максимальные значения
Задайте аналитические опции и сконфигурируйте Simulink® Design Verifier™ вывод.
Задайте аналитический режим для Simulink Design Verifier.
Значение по умолчанию:
Test generation
Design error detectionОбнаруживает ошибки переполнения целочисленной и фиксированной точки и ошибки деления на нуль в модели
Test generationГенерирует тесты для модели.
Property provingДоказывает свойства модели.
Программное обеспечение Simulink Design Verifier задает значение этой опции автоматически, когда вы выбираете один из следующих пунктов меню:
Analysis> Design Verifier> Generate Tests
Analysis> Design Verifier> Detect Design Errors
Analysis> Design Verifier> Prove Properties
Выбор Test generation включает параметр Display unsatisfiable test objectives.
Когда вы устанавливаете параметр Mode, кнопка ниже Check Model Compatibility изменяется можно следующим образом:
Режим: Test generation, чтения кнопки: Generate Tests
Режим: Design error detection, чтения кнопки: Detect Errors
Режим: Property proving, чтения кнопки: Prove Properties
Параметр:
DVMode |
| Ввод: массив символов |
Значение:
'TestGeneration' | 'DesignErrorDetection' | 'PropertyProving' |
Значение по умолчанию:
'TestGeneration' |
Задайте максимальное время (в секундах), что Simulink Design Verifier тратит анализ модели.
Значение по умолчанию:
300
Значение, которое вы вводите, представляет максимальное количество секунд, Simulink Design Verifier анализирует вашу модель.
Параметр:
DVMaxProcessTime |
Ввод:
double |
| Значение: любое допустимое значение |
Значение по умолчанию:
300 |
Задайте, вывести ли предупреждения, если анализ обнаруживает невыполнимые цели тестирования.
Значение по умолчанию: 'off'
НаВыводит предупреждение в Средстве просмотра Диагностики Симуляции, когда Simulink Design Verifier не может удовлетворить цель тестирования.
'off'Не выводит предупреждение, когда Simulink Design Verifier не может удовлетворить цель тестирования.
Если вы выбираете Display unsatisfiable test objectives, на панели Test Generation, устанавливаете Test suite optimization на CombinedObjectives. Если вы выполняете анализ генерации тестов своей модели, и возвращенные цели тестирования не имеют результатов, устанавливают Test suite optimization на IndividualObjectives и повторно анализируют модель. Стратегия IndividualObjectives анализирует каждую цель независимо и идентифицирует невыполнимые цели.
Параметр:
DVDisplayUnsatisfiableObjectives |
| Ввод: массив символов |
Значение:
'on' | 'off' |
Значение по умолчанию:
'off' |
Задайте путь, в который Simulink Design Verifier пишет свой вывод.
Значение по умолчанию:
sldv_output/$ModelName$
Введите путь, который является или абсолютным или относительно текущей папки.
$ModelName$ является лексемой, которая представляет имя модели.
Можно использовать следующие параметры, чтобы настроить названия и местоположение Simulink Design Verifier вывод:
На панели Results:
Data file name
Harness model file name
Simulink Test options > Test File name
На панели Report:
Report file name
File path of the output model
На панели Block Replacements:
File path of the output model
Параметр:
DVOutputDir |
| Ввод: массив символов |
| Значение: любой допустимый путь |
Значение по умолчанию:
'sldv_output/$ModelName$' |
Задайте, делает ли Simulink Design Verifier свои имена выходного файла уникальными путем добавления числового суффикса.
Значение по умолчанию: на
НаДобавляет инкрементный числовой суффикс к именам выходного файла Simulink Design Verifier. Выбор этой опции препятствует тому, чтобы программное обеспечение перезаписало существующие файлы, которые имеют то же имя.
'off'Не добавляет суффикс к именам выходного файла Simulink Design Verifier. В этом случае программное обеспечение может перезаписать существующие файлы, которые имеют то же имя.
Параметр:
DVMakeOutputFilesUnique |
| Ввод: массив символов |
Значение:
'on' | 'off' |
Значение по умолчанию:
'on' |
Осуществите проверку, чтобы оценить вашу модель для совместимости с Simulink Design Verifier. Для получения дополнительной информации смотрите Проверки Simulink Design Verifier.
Когда вы устанавливаете параметр Mode, эта кнопка изменяется можно следующим образом:
Режим: Test generation, чтения кнопки: Generate Tests
Для получения дополнительной информации смотрите то, Что Генерация Теста?.
Режим: Design error detection, чтения кнопки: Detect Errors
Для получения дополнительной информации смотрите то, Что Поиск ошибок проектирования?.
Режим: Property proving, чтения кнопки: Prove Properties
Для получения дополнительной информации смотрите то, Что Доказывает Свойство?.
Задайте, восстановить ли представление модели для анализа Simulink Design Verifier.
Значение по умолчанию:
Always
AlwaysВсегда восстанавливайте представление модели.
If change is detectedВосстановите представление модели только, когда программное обеспечение обнаружит любое изменение в модели.
Параметр:
DVRebuildModelRepresentation |
Ввод:
character array |
Значение:
'Always' | 'IfChangeIsDetected' |
Значение по умолчанию:
Always |
Задайте, проигнорировать ли неподдерживаемые блоки и функции во время анализа.
Значение по умолчанию: на
НаИгнорирует неподдерживаемые блоки и функции и возобновляет анализ.
'off'Выводит предупреждение, когда Simulink Design Verifier сталкивается с неподдерживаемым блоком или функцией и спрашивает, хотите ли вы продолжить анализ.
Параметр:
DVAutomaticStubbing |
| Ввод: массив символов |
Значение:
'on' | 'off' |
Значение по умолчанию:
'on' |
Задайте, пытается ли Simulink Design Verifier уменьшать использование рационального приближения во время анализа.
Значение по умолчанию: на
НаКогда вы используете Simulink Design Verifier, чтобы анализировать модели, Simulink Design Verifier пытается уменьшать использование рационального приближения если модель. Включение этой установки может увеличить аналитическое время.
'off'Simulink Design Verifier не пытается уменьшать использование рационального приближения во время анализа.
Параметр:
DVReduceRationalApprox |
| Ввод: массив символов |
Значение:
'on' | 'off' |
Значение по умолчанию:
'on' |
Задайте, сгенерировать ли тесты, которые рассматривают заданные минимальные и максимальные значения как ограничения для всех входных сигналов в вашей модели.
Значение по умолчанию: на
НаРассматривает заданные минимальные и максимальные значения как ограничения для всех входных сигналов.
'off'Игнорирует любые заданные минимальные и максимальные значения.
Параметр:
DVDesignMinMaxConstraints |
| Ввод: массив символов |
Значение:
'on' | 'off' |
Значение по умолчанию:
'on' |
Задайте, разрешить ли поддержку S-функций, которые были скомпилированы, чтобы быть совместимыми с Simulink Design Verifier.
Этот параметр включает Additional options for S-Functions.
Значение по умолчанию: на
НаВключает поддержку S-функций, которые были скомпилированы, чтобы быть совместимыми с Simulink Design Verifier.
'off'Simulink Design Verifier автоматически S-функции тупиков во время анализа.
Параметр:
DVSFcnSupport |
| Ввод: массив символов |
Значение:
'on' | 'off' |
Значение по умолчанию:
'on' |
Поддержите ограничения и факторы для кода C/C++ и S-функций
Задайте дополнительные опции для анализа S-функций, которые были скомпилированы, чтобы быть совместимыми с Simulink Design Verifier. Для получения дополнительной информации смотрите Ограничения Поддержки и Факторы для Кода C/C++ и S-функций.
Значение по умолчанию:
''
Введите дополнительные опции для анализа S-функций, которые были скомпилированы, чтобы быть совместимыми с Simulink Design Verifier. Например, чтобы задать максимальный размер массивов, введите defaultArraySize = 512.
Этот параметр включен, когда вы выбираете Support S-Functions in the analysis.
Параметр:
DVCodeAnalysisExtraOptions |
| Ввод: массив символов |
| Значение: любая допустимая опция для анализа S-функций |
Значение по умолчанию:
'' |