Создатель шины SoC

Преобразуйте управляющие сигналы соединить шиной

Библиотека:
SoC Blockset / Аппаратная Возможность соединения Логики

Описание

Блок SoC Bus Creator комбинирует набор сигналов в шину. Блок принимает управляющие сигналы и выводит шину.

Можно сконфигурировать этот блок, чтобы поддержать несколько типов интерфейса протокола. Параметр и конфигурации порта для этого блока отличаются на основе вашего желаемого типа интерфейса протокола и режима работы, как обрисовано в общих чертах в этой таблице.

Тип интерфейса протокола	Режим работы	Настройка параметра	Enabled входные порты
Поток данных	Считайте поток данных	Установите Control protocol на `Data stream` и Control type к `Ready`.	ready
	Запишите данные поток	Установите Control protocol на `Data stream` и Control type к `Valid`.	valid
	Запишите данные поток		tlast
Пиксельный поток	Считайте видеопоток	Установите Control protocol на `Pixel stream` и Control type к `Ready`.	ready
	Запишите видеопоток	Установите Control protocol на `Pixel stream` и Control type к `Valid`.	hStart
			hEnd
			vStart
			vEnd
			valid
	Считайте видеопоток с синхронизацией кадра	Установите Control protocol на `Pixel stream` и Control type к `Ready frame with sync`.	ready
	Считайте видеопоток с синхронизацией кадра		fsync
Чтение произвольного доступа	Чтение данных	Установите Control protocol на `Random access read` и Control type к `Ready`.	rd_addr
			rd_len
			rd_avalid
			rd_dready
Запись произвольного доступа	Запись данных	Установите Control protocol на `Random access write` и Control type к `Valid`.	wr_addr
			wr_len
			wr_valid

Порты

Входной параметр

развернуть все

`valid` — Допустимый управляющий сигнал
Булев скаляр

Допустимый управляющий сигнал, заданный как скаляр. Можно использовать этот порт для потока данных и пиксельных потоковых протоколов только.

Зависимости

Чтобы включить этот порт, установите параметр Control protocol или на Data stream или на Pixel stream и параметр Control type к Valid.

Типы данных: Boolean

`tlast` — Индикация относительно конца пакета данных
Булев скаляр

Индикация относительно конца пакета данных, заданного как булев скаляр.

Зависимости

Чтобы включить этот порт, установите параметр Control protocol на Data stream и параметр Control type к Valid.

Типы данных: Boolean

`ready` — Готовый управляющий сигнал
Булев скаляр

Готовый управляющий сигнал, заданный как булев скаляр. Этот порт доступен для Data stream и протоколов управления Pixel stream.

Зависимости

Чтобы включить этот порт, установите параметр Control protocol или на Data stream или на Pixel stream и параметр Control type к Ready или Ready with frame sync.

Типы данных: Boolean

`hStart` — Первый пиксель в горизонтальной строке кадра
Булев скаляр

Первый пиксель в горизонтальной строке кадра, заданного как булев скаляр.

Зависимости

Чтобы включить этот порт, установите параметр Control protocol на Pixel stream и параметр Control type к Valid.

Типы данных: Boolean

`hEnd` — Последний пиксель в горизонтальной строке кадра
Булев скаляр

Последний пиксель в горизонтальной строке кадра, заданного как булев скаляр.

Зависимости

Чтобы включить этот порт, установите параметр Control protocol на Pixel stream и параметр Control type к Valid.

Типы данных: Boolean

`vStart` — Первый пиксель в первой (главной) строке кадра
Булев скаляр

Первый пиксель в первой (главной) строке кадра, заданного как булев скаляр.

Зависимости

Чтобы включить этот порт, установите параметр Control protocol на Pixel stream и параметр Control type к Valid.

Типы данных: Boolean

`vEnd` — Последний пиксель в последнем (нижняя часть) строка кадра
Булев скаляр

Последний пиксель в последнем (нижняя часть) строка кадра, заданного как булев скаляр.

Зависимости

Чтобы включить этот порт, установите параметр Control protocol на Pixel stream и параметр Control type к Valid.

Типы данных: Boolean

`fsync` — Структурируйте синхронизацию
Булев скаляр

Структурируйте синхронизацию, заданную как булев скаляр.

Зависимости

Чтобы включить этот порт, установите параметр Control protocol на Pixel stream и параметр Control type к Ready with frame sync.

Типы данных: Boolean

`rd_addr` — Адрес читателя
скаляр

Адрес читателя, заданный как скаляр. Это - начальный адрес для транзакции чтения, которая выбирается в первом цикле транзакции.

Зависимости

Чтобы включить этот порт, установите параметр Control protocol на Random access read.

Типы данных: uint32

`rd_len` — Длина данных читателя
скаляр

Длина данных читателя, заданная как скаляр. Это означает количество значений данных, которые вы хотите считать, выбранный в первом цикле транзакции.

Зависимости

Чтобы включить этот порт, установите параметр Control protocol на Random access read.

Типы данных: uint32

`rd_avalid` — Читатель допустимое состояние
Булев скаляр

Читатель допустимое состояние, заданное как булев скаляр. Это указывает, допустим ли запрос чтения.

Зависимости

Чтобы включить этот порт, установите параметр Control protocol на Random access read.

Типы данных: Boolean

`rd_dready` — Читатель готовое состояние
Булев скаляр

Читатель готовое состояние, заданное как булев скаляр. Это указывает, когда аппаратная логика может начать принимать данные.

Зависимости

Чтобы включить этот порт, установите параметр Control protocol на Random access read.

Типы данных: Boolean

`wr_addr` — Адрес средства записи
скаляр

Задайте начальный адрес, в который пишет оборудование.

Зависимости

Чтобы включить этот порт, установите параметр Control protocol на Random access write.

Типы данных: uint32

`wr_len` — Длина данных средства записи
скаляр

Задайте количество элементов данных в транзакции записи.

Зависимости

Чтобы включить этот порт, установите параметр Control protocol на Random access write.

Типы данных: uint32

`wr_valid` — Средство записи допустимые данные
Булев скаляр

Средство записи допустимые данные, заданные как скаляр. Это указывает, что сигнал данных, выбранный при выводе, допустим.

Зависимости

Чтобы включить этот порт, установите параметр Control protocol на Random access write.

Типы данных: Boolean

Вывод

развернуть все

`ctrlBus` — Шина элемента управления выводом
шина

Шина элемента управления выводом, возвращенная как шина.

Тип данных шины элемента управления выводом зависит от значений параметров Control type и Control protocol.

Настройка параметра	Тип выходных данных
Установите Control protocol на `Data stream` и Control type к `Ready`.	`StreamS2MBusObj`
Установите Control protocol на `Data stream` и Control type к `Valid`.	`StreamM2SBusObj`
Установите Control protocol на `Pixel stream` и Control type к `Ready`.	`StreamVideoS2MBusObj`
Установите Control protocol на `Pixel stream` и Control type к `Valid`.	`pixelcontrol`
Установите Control protocol на `Pixel stream` и Control type к `Ready frame with sync`.	`StreamvideoFsyncS2MBusObj`
Установите Control protocol на `Random access read` и Control type к `Ready`.	`ReadControlM2SBusObj`
Установите Control protocol на `Random access write` и Control type к `Valid`.	`WriteControlM2SBusObj`

Параметры

развернуть все

Выбор интерфейса `Control protocol` — Protocol
`Data stream` (значение по умолчанию) | `Pixel stream` | `Random access read` | `Random access write`

Задайте интерфейс протокола как одно из этих значений:

Data stream — Используйте этот протокол, если вы требуете потока данных AXI4.
Pixel stream — Используйте этот протокол, если вы требуете видеопотока AXI4.
Random access read — Используйте этот протокол, если вы требуете чтения AXI4.
Random access write — Используйте этот протокол, если вы требуете записи AXI4.

Входные порты блока отличаются на основе типа Control protocol и Control type, который вы выбираете. Для получения дополнительной информации см. Описание.

`Control type` — Управляйте выбором типа
`Valid` (значение по умолчанию) | `Ready` | `Ready with frame sync`

Задайте тип управления.

Чтобы включить опцию Ready with frame sync, установите параметр Control protocol на Pixel stream.

Образцовые примеры

Histogram Equalization Using Video Frame Buffer

Коррекция гистограммы Используя буфер кадра видео

Приложения обработки видеоданных часто хранят полный кадр видеоданных, чтобы обработать кадр и изменить следующий кадр. В таких проектах кадры видео хранятся во внешней памяти, в то время как ресурсы FPGA используются, чтобы обработать те же данные. Этот пример показывает, как разработать видео приложение с вводом и выводом HDMI, выполняющим коррекцию гистограммы с помощью внешней памяти для буферизации кадра видео.

Расширенные возможности

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Чтобы автоматически сгенерировать HDL-код для вашего проекта и выполниться на устройстве SoC, используют инструмент SoC Builder. Смотрите Генерируют Проект SoC.

Документация

Создатель шины SoC

Описание

Порты

Входной параметр

valid — Допустимый управляющий сигнал Булев скаляр

Зависимости

tlast — Индикация относительно конца пакета данных Булев скаляр

Зависимости

ready — Готовый управляющий сигнал Булев скаляр

Зависимости

hStart — Первый пиксель в горизонтальной строке кадра Булев скаляр

Зависимости

hEnd — Последний пиксель в горизонтальной строке кадра Булев скаляр

Зависимости

vStart — Первый пиксель в первой (главной) строке кадра Булев скаляр

Зависимости

vEnd — Последний пиксель в последнем (нижняя часть) строка кадра Булев скаляр

Зависимости

fsync — Структурируйте синхронизацию Булев скаляр

Зависимости

rd_addr — Адрес читателя скаляр

Зависимости

rd_len — Длина данных читателя скаляр

Зависимости

rd_avalid — Читатель допустимое состояние Булев скаляр

Зависимости

rd_dready — Читатель готовое состояние Булев скаляр

Зависимости

wr_addr — Адрес средства записи скаляр

Зависимости

wr_len — Длина данных средства записи скаляр

Зависимости

wr_valid — Средство записи допустимые данные Булев скаляр

Зависимости

Вывод

ctrlBus — Шина элемента управления выводом шина

Параметры

Выбор интерфейса Control protocol — Protocol Data stream (значение по умолчанию) | Pixel stream | Random access read | Random access write

Control type — Управляйте выбором типа Valid (значение по умолчанию) | Ready | Ready with frame sync

Образцовые примеры

Коррекция гистограммы Используя буфер кадра видео

Расширенные возможности

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Преобразование фиксированной точки Преобразуйте алгоритмы с плавающей точкой в фиксированную точку с помощью Fixed-Point Designer™.

Смотрите также

Введенный в R2019a

Документация SoC Blockset

Поддержка

`valid` — Допустимый управляющий сигнал
Булев скаляр

`tlast` — Индикация относительно конца пакета данных
Булев скаляр

`ready` — Готовый управляющий сигнал
Булев скаляр

`hStart` — Первый пиксель в горизонтальной строке кадра
Булев скаляр

`hEnd` — Последний пиксель в горизонтальной строке кадра
Булев скаляр

`vStart` — Первый пиксель в первой (главной) строке кадра
Булев скаляр

`vEnd` — Последний пиксель в последнем (нижняя часть) строка кадра
Булев скаляр

`fsync` — Структурируйте синхронизацию
Булев скаляр

`rd_addr` — Адрес читателя
скаляр

`rd_len` — Длина данных читателя
скаляр

`rd_avalid` — Читатель допустимое состояние
Булев скаляр

`rd_dready` — Читатель готовое состояние
Булев скаляр

`wr_addr` — Адрес средства записи
скаляр

`wr_len` — Длина данных средства записи
скаляр

`wr_valid` — Средство записи допустимые данные
Булев скаляр

`ctrlBus` — Шина элемента управления выводом
шина

Выбор интерфейса `Control protocol` — Protocol
`Data stream` (значение по умолчанию) | `Pixel stream` | `Random access read` | `Random access write`

`Control type` — Управляйте выбором типа
`Valid` (значение по умолчанию) | `Ready` | `Ready with frame sync`

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Преобразование фиксированной точки
Преобразуйте алгоритмы с плавающей точкой в фиксированную точку с помощью Fixed-Point Designer™.