Начало работы с SoC Blockset

SoC Blockset™ обеспечивает блоки Simulink^® и инструменты визуализации для моделирования, симуляции и анализа аппаратной и программной архитектуры для ASICs, FPGAs и систем на чипе (SoC). Можно создать архитектуру системы с помощью моделей памяти, моделей шины и моделей I/O, и симулировать архитектуру вместе с алгоритмами.

SoC Blockset позволяет вам симулировать память и внутреннюю и внешнюю возможность соединения, а также планирование и эффекты ОС, с помощью генерируемого тестового трафика или действительных данных о вводе-выводе. Можно быстро исследовать различные архитектуры системы, оценочную сложность интерфейса для аппаратного и программного разделения, и оценить производительность программного обеспечения и использование аппаратных средств.

SoC Blockset экспортирует исходные проекты для Xilinx^® и устройств Intel^® FPGA и платформ SoC, включая Zynq^®-7000, UltraScale +™ и Intel SoC FPGAs. Эти исходные проекты могут использоваться с Design Tool Xilinx и Intel.

Примеры

• Используйте шаблон, чтобы создать модель SoC
  

  Создайте модели SoC с помощью шаблонов Проекта Simulink.

• Создайте приложение проекта SoC
  

  Пошаговые инструкции и инструкции, чтобы создать проект SoC Blockset и модели для приложения SoC.

О системе на чипе

• Что такое Выполнение Задачи?
  

  Изучите определение SoC Blockset выполнения задачи и жизненный цикл задачи в процессоре.

• Память и передачи данных регистра
  

  Введение в память и межрегистровые пересылки

Рекомендуемые примеры

Потоковая передача данных от оборудования до программного обеспечения

Представляет систематический подход, чтобы спроектировать информационный канал между аппаратной логикой (FPGA) и встраиваемым процессором с помощью SoC Blockset. Приложения часто делятся между аппаратной логикой и встраиваемым процессором на устройстве системы на чипе (SoC), чтобы встретить пропускной способности, задержке и требованиям к обработке. Вы спроектируете и симулируете включение целого приложения из алгоритмов процессора FPGA &, интерфейса памяти и планирования задач, чтобы соответствовать системным требованиям. Вы затем подтвердите проект на оборудовании путем генерации кода из модели и реализации на устройстве SoC.

Открытый пример