Канал памяти моделирует передачу данных с FPGA на процессор с помощью совместно использованной внешней памяти. Канал регистра моделирует управление логики FPGA от процессора. Можно и сконфигурировать логику FPGA и считать состояние логики FPGA от процессора. Следующие разделы показывают, как соединиться, создают эти связи канала.
Откройте soc_hwsw_top.slx модель.
Добавьте блок Memory Channel и блок Memory Controller к Memory область. Вместе, эти блоки моделируют связь памяти через DDR между процессором и сторонами FPGA вашего приложения.
Откройте диалоговую маску блока Memory Controller. Установите Number of masters на 2. Во вкладке Advanced Memory Controller автоматически наследовал параметры от Hardware board, заданного в настройках модели.
Соедините пару пакетных портов Memory Controller, burstReq и burstDone, к чтению и записи пакет запрашивают порты блока Memory Channel.
В модели откройте диалоговую маску блока Memory Channel. Установите Channel type на AXI4-Stream to Software via DMA. Установите Buffersize (bytes) на FrameSize*4 и Number of buffers к 6. Нажмите OK.
Добавьте блок Register Channel в модель и соедините блок с Processor и FPGA подсистемы как показано в следующем изображении.
Откройте диалоговую маску блока Register Channel. Добавьте новый регистр с этими свойствами.
| Регистр | Направление | Тип данных | Размерность |
|---|---|---|---|
| configReg | Запись | uint8 | 1 |
Установите Register write sample time на FPGASSTime. Нажмите OK. Этот шаг расчета установлен в файле soc_hwsw_init.m.
Memory Controller | Memory Channel | Register Channel
