Grayscale Closing

Морфологическое закрытие полутоновых пиксельных данных

Библиотека:
Vision HDL Toolbox / Морфологические Операции

Описание

Блок Grayscale Closing выполняет морфологическое расширение, сопровождаемое морфологической эрозией при помощи того же окружения для обоих вычислений. Блок работает с потоком значений интенсивности пикселей. Можно задать окружение или элемент структурирования до 32 32 пикселей.

Для линии, квадрата или прямоугольных элементов структурирования больше чем 8 пикселей шириной, блок использует алгоритм Ван Херка, чтобы найти максимальные и минимальные пиксельные значения. Для структурирования элементов меньше чем 8 пикселей шириной, или которые содержат нулевые элементы, блок реализует конвейерное дерево сравнения, чтобы найти максимальные и минимальные пиксельные значения.

Порты

Этот блок использует пиксельный интерфейс потоковой передачи с pixelcontrol соедините шиной для сигналов управления кадром. Этот интерфейс позволяет блоку действовать независимо от размера изображения и формата. Все блоки Vision HDL Toolbox™ используют тот же интерфейс потоковой передачи. Блок принимает и возвращает скалярное пиксельное значение и шину, которая содержит пять управляющих сигналов. Управляющие сигналы указывают на валидность каждого пикселя и его местоположения в системе координат. Чтобы преобразовать систему координат (пиксельная матрица) в последовательный пиксельный поток и управляющие сигналы, используйте блок Frame To Pixels. Для полного описания интерфейса смотрите Пиксельный Интерфейс Потоковой передачи.

Входной параметр

развернуть все

`pixel` — Один пиксель изображения
скаляр

Один пиксель изображения в пиксельном потоке, заданном как скаляр, который представляет полутоновую интенсивность.

double и single типы данных поддерживаются для симуляции, но не для генерации HDL-кода.

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

Управляющие сигналы сопоставлены с пиксельным потоком, заданным как pixelcontrol соедините шиной, который содержит пять сигналов. Сигналы описывают валидность пикселя и его местоположения в системе координат. Для получения дополнительной информации смотрите Пиксельную Шину управления.

Типы данных: bus

Вывод

развернуть все

`pixel` — Один выходной пиксель
скаляр

Один выходной пиксель преобразовывается морфологической операцией, возвращенной как скалярное значение.

Тип данных этого выхода pixel совпадает с типом данных входа pixel.

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

Управляющие сигналы сопоставлены с пиксельным потоком, возвращенным как pixelcontrol соедините шиной, который содержит пять сигналов. Сигналы описывают валидность пикселя и его местоположения в системе координат. Для получения дополнительной информации смотрите Пиксельную Шину управления.

Типы данных: bus

Параметры

развернуть все

`Neighborhood` — Пиксельное окружение
`ones(9,9)` (значение по умолчанию) | вектор или матрица `1`s и `0`s

Пиксельное окружение, заданное как вектор или матрица 1s и 0s.

Блок поддерживает плоские окружения до 32 32 пикселей. Чтобы использовать элемент структурирования, задайте Neighborhood как getnhood(strel(shape)). Минимальный размер окружения является матрицей 2 на 2, или 2 1 вектор-столбец. Если окружение является вектором-строкой, это должно быть по крайней мере 8 широкими столбцами и не содержать нули.

`Line buffer size` — Размер буфера памяти линии
2048 (значение по умолчанию) | положительное целое число

Размер буфера памяти линии, заданного как положительное целое число. Выберите степень двойки, которая размещает количество активных пикселей в одной горизонтальной линии.

Если вы задаете значение, которое не является степенью двойки, блок использует следующую самую большую степень двойки. Блок выделяет (neighborhood lines – 1)-by-Line buffer size ячейки памяти, чтобы сохранить пиксели.

Алгоритмы

развернуть все

Заключительный алгоритм является морфологическим расширением, сопровождаемым морфологической эрозией. Для соответствующей архитектуры ядра смотрите страницы с описанием Grayscale Erosion и Grayscale Dilation.

Блок заполняет изображение нулями для операции расширения и единицами для операции эрозии. Для получения дополнительной информации смотрите, что Ребро Дополняет.

Задержка

Общая задержка блока является буферной задержкой линии плюс задержка вычисления ядра. Буферная задержка линии включает дополнение ребра. Морфологическое закрытие является составной операцией, таким образом, этот блок содержит второй буфер линии между ядром расширения и ядром эрозии. Чтобы определить точную задержку для любой настройки блока, контролируйте количество временных шагов между сигналами элемента управления вводом и сигналами элемента управления выводом.

Задержка ядра Ван Херка для окружения m-by-n пиксели 2m + _log2 (n). Блок реализует это ядро для линии, квадрата или прямоугольных элементов структурирования больше чем 8 пикселей шириной, без обнуленных пикселей.

Задержка ядра дерева сравнения для окружения m-by-n пиксели является _log2 (m) _+log2 (n).

Примечание

Горизонтальный интервал гашения пиксельного потокового формата должен быть больше задержки блока. Этот интервал позволяет блоку закончить обрабатывать одну линию, прежде чем это начнет обрабатывать следующее. Стандартные форматы потокового видео используют горизонтальный интервал гашения приблизительно 25% ширины системы координат. Этот интервал намного больше, чем фильтры применились к каждой системе координат. Если вы используете пользовательский формат видео, установите горизонтальный интервал гашения при помощи параметров блоков Frame To Pixels. Горизонтальный интервал гашения равен Total pixels per line – Active pixels per line или, эквивалентно, Front porch + Back porch.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Этот блок поддерживает генерацию кода C/C++ для акселератора Simulink^® и быстрых режимов Accelerator и для генерации компонента DPI.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Ограничения

Вы не можете сгенерировать HDL-код для этого блока, если это в Resettable Synchronous Subsystem.

Темы

Типы морфологических операций (Image Processing Toolbox)
Структурирование элементов (Image Processing Toolbox)

Документация

Grayscale Closing

Описание

Порты

Входной параметр

`pixel` — Один пиксель изображения
скаляр

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

Вывод

`pixel` — Один выходной пиксель
скаляр

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

Параметры

`Neighborhood` — Пиксельное окружение
`ones(9,9)` (значение по умолчанию) | вектор или матрица `1`s и `0`s

`Line buffer size` — Размер буфера памяти линии
2048 (значение по умолчанию) | положительное целое число

Алгоритмы

Задержка

Примечание

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Ограничения

Смотрите также

Темы

Введенный в R2016a

Документация Vision HDL Toolbox

Поддержка

Документация

Grayscale Closing

Описание

Порты

Входной параметр

pixel — Один пиксель изображения скаляр

ctrl — Управляющие сигналы сопоставлены с пиксельным потоком pixelcontrol шина

Вывод

pixel — Один выходной пиксель скаляр

ctrl — Управляющие сигналы сопоставлены с пиксельным потоком pixelcontrol шина

Параметры

Neighborhood — Пиксельное окружение ones(9,9) (значение по умолчанию) | вектор или матрица 1s и 0s

Line buffer size — Размер буфера памяти линии2048 (значение по умолчанию) | положительное целое число

Алгоритмы

Задержка

Примечание

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Ограничения

Смотрите также

Темы

Введенный в R2016a

Документация Vision HDL Toolbox

Поддержка

`pixel` — Один пиксель изображения
скаляр

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

`pixel` — Один выходной пиксель
скаляр

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

`Neighborhood` — Пиксельное окружение
`ones(9,9)` (значение по умолчанию) | вектор или матрица `1`s и `0`s

`Line buffer size` — Размер буфера памяти линии
2048 (значение по умолчанию) | положительное целое число

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.