ROI Selector

Выберите видимую область (ROI) из пиксельного потока

Библиотека:
Vision HDL Toolbox / Утилиты

Описание

Блок ROI Selector выбирает фрагмент активной системы координат от видеопотока. Общий размер системы координат остается то же самое. Управляющие сигналы указывают на новую активную область системы координат. Можно задать фиксированный размер и местоположение для новой системы координат, или выбрать местоположение системы координат динамически при помощи входного порта. Схема отображает неактивные пиксельные области синим и требуемую выходную область, обрисованную в общих чертах в оранжевом.

Можно выбрать больше чем одну область. Задайте каждую область координатами верхнего левого угла и размерностями. Блок возвращает один набор пикселей и управляющих сигналов для каждой области, которую вы задаете. Блок устанавливает неактивные пиксели в выходной системе координат обнулять.

Области независимы друг от друга, таким образом, они могут наложиться. Если вы задаете область, которая включает ребро активной системы координат, блок возвращает только активный фрагмент области. Схема показывает выходные системы координат для трех требуемых областей. Вторая выходная область не включает неактивную область выше системы координат.

Этот блок использует пиксельный интерфейс потоковой передачи с pixelcontrol соедините шиной для сигналов управления кадром. Этот интерфейс позволяет блоку действовать независимо от размера изображения и формата. Все блоки Vision HDL Toolbox™ используют тот же интерфейс потоковой передачи. Блок принимает и возвращает скалярное пиксельное значение и шину, которая содержит пять управляющих сигналов. Управляющие сигналы указывают на валидность каждого пикселя и его местоположения в системе координат. Чтобы преобразовать систему координат (пиксельная матрица) в последовательный пиксельный поток и управляющие сигналы, используйте блок Frame To Pixels. Для полного описания интерфейса смотрите Пиксельный Интерфейс Потоковой передачи.

Порты

Входной параметр

развернуть все

`pixel` — Один пиксель изображения
скаляр

Один пиксель изображения в пиксельном потоке, заданном как скаляр, который представляет полутоновую интенсивность.

double и single типы данных поддерживаются для симуляции, но не для генерации HDL-кода.

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

Управляющие сигналы сопоставлены с пиксельным потоком, заданным как pixelcontrol соедините шиной, который содержит пять сигналов. Сигналы описывают валидность пикселя и его местоположения в системе координат. Для получения дополнительной информации смотрите Пиксельную Шину управления.

Типы данных: bus

`region1,...,regionN` — Необходимая область
Вектор 1 на 4 положительных целых чисел

Необходимая область, заданная как вектор положительных целых чисел, которые задают координаты верхнего левого угла и размерности каждой желаемой выходной системы координат, [hPos vPos hSize vSize]. Блок имеет порты области N, где N является Number of regions.

Зависимости

Чтобы включить этот порт, установите Regions source на Input port.

Вывод

развернуть все

`pixel1,...,pixelN` — Пиксели выходного изображения
скаляр

Пиксели выходного изображения, возвращенные как скалярные значения. Блок имеет порты выходного пикселя N, где N является Number of regions или размер матрицы Regions. Тип выходных данных является совпадающим типом данных как входом pixel.

`ctrl1,...,ctrlN` — Управляющие сигналы
`pixelcontrol` шина

Управляющие сигналы, возвращенные как pixelcontrol соедините шиной, который содержит пять сигналов. Блок имеет порты элемента управления выводом N, где N является Number of regions или размер матрицы Regions.

Типы данных: bus

Параметры

развернуть все

`Regions source` — Местоположение выходных определений области
`Property` (значение по умолчанию) | `Input port`

Задает местоположение выходных определений области. Можно установить Regions source на одно из следующих значений:

Property — Задайте области при помощи параметра маски Regions.
Input port — Задайте области при помощи входных портов. Существует один входной порт для каждой области. Блок производит входные порты region когда vStart true в шине элемента управления вводом.

`Regions` — Прямоугольные необходимые области, чтобы выбрать из входного кадра
N-by-4 вектор

Прямоугольные необходимые области, чтобы выбрать из входного кадра, заданного как N-by-4 матрица.

N является количеством областей. Можно выбрать до 16 областей. Четыре элемента, которые задают каждую область, являются верхними левыми стартовыми координатами и размерностями [hPos vPos hSize vSize]. Координаты рассчитывают от левого верхнего угла активной системы координат, заданной как [1,1]. hSize должен быть больше 1. Области независимы друг от друга, таким образом, они могут наложиться.

Зависимости

Чтобы включить этот параметр, установите параметр Regions source на Property.

`Number of regions` — Количество входных портов области
целое число от 1 до 16

Количество входных портов области, заданных как целое число от 1 до 16.

Зависимости

Чтобы включить этот параметр, установите параметр Regions source на Input port.

Примеры модели

Выберите Region of Interest

Выберите область активной системы координат от видеопотока при помощи блока Селектора ROI из Vision HDL Toolbox™.

Открытая модель

Алгоритмы

развернуть все

Сгенерированный HDL-код для блока ROI Selector использует два 32-битных счетчика. Это не использует дополнительные счетчики в дополнительных областях.

Задержка

Блок имеет задержку трех циклов.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Этот блок поддерживает генерацию кода C/C++ для акселератора Simulink^® и быстрых режимов Accelerator и для генерации компонента DPI.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Документация

ROI Selector

Описание

Порты

Входной параметр

`pixel` — Один пиксель изображения
скаляр

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

`region1,...,regionN` — Необходимая область
Вектор 1 на 4 положительных целых чисел

Зависимости

Вывод

`pixel1,...,pixelN` — Пиксели выходного изображения
скаляр

`ctrl1,...,ctrlN` — Управляющие сигналы
`pixelcontrol` шина

Параметры

`Regions source` — Местоположение выходных определений области
`Property` (значение по умолчанию) | `Input port`

`Regions` — Прямоугольные необходимые области, чтобы выбрать из входного кадра
N-by-4 вектор

Зависимости

`Number of regions` — Количество входных портов области
целое число от 1 до 16

Зависимости

Примеры модели

Выберите Region of Interest

Алгоритмы

Задержка

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Смотрите также

Введенный в R2016a

Документация Vision HDL Toolbox

Поддержка

Документация

ROI Selector

Описание

Порты

Входной параметр

pixel — Один пиксель изображения скаляр

ctrl — Управляющие сигналы сопоставлены с пиксельным потоком pixelcontrol шина

region1,...,regionN — Необходимая область Вектор 1 на 4 положительных целых чисел

Зависимости

Вывод

pixel1,...,pixelN — Пиксели выходного изображения скаляр

ctrl1,...,ctrlN — Управляющие сигналы pixelcontrol шина

Параметры

Regions source — Местоположение выходных определений области Property (значение по умолчанию) | Input port

Regions — Прямоугольные необходимые области, чтобы выбрать из входного кадра N-by-4 вектор

Зависимости

Number of regions — Количество входных портов области целое число от 1 до 16

Зависимости

Примеры модели

Выберите Region of Interest

Алгоритмы

Задержка

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Смотрите также

Введенный в R2016a

Документация Vision HDL Toolbox

Поддержка

`pixel` — Один пиксель изображения
скаляр

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

`region1,...,regionN` — Необходимая область
Вектор 1 на 4 положительных целых чисел

`pixel1,...,pixelN` — Пиксели выходного изображения
скаляр

`ctrl1,...,ctrlN` — Управляющие сигналы
`pixelcontrol` шина

`Regions source` — Местоположение выходных определений области
`Property` (значение по умолчанию) | `Input port`

`Regions` — Прямоугольные необходимые области, чтобы выбрать из входного кадра
N-by-4 вектор

`Number of regions` — Количество входных портов области
целое число от 1 до 16

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.