Enable

Добавьте включают порт к подсистеме или модели

Библиотека:
Simulink / Ports & Subsystems
HDL Coder / Ports & Subsystems

Описание

Блок Enable позволяет внешнему сигналу управлять выполнением подсистемы или модели. Чтобы добавить эту функциональность, добавьте блок в блок Subsystem или на корневом уровне модели, на которую ссылаются в блоке Model.

Если вы используете разрешать порт на корневом уровне модели:

Для многоскоростных моделей, набор решатель к однозадачности.
Для моделей с размером фиксированного шага по крайней мере один блок в модели должен запуститься на заданном уровне размера фиксированного шага.

Порты

Вывод

развернуть все

`Enable signal` — Внешний включают сигнал для подсистемы или модели
скаляр

Включите сигнал, присоединенный внешне к за пределами блока Enable Subsystem, и передал внутренней части подсистемы. Разрешать порт сигнала добавляется к блоку Enable, когда вы выбираете параметр Show output port.

Параметры

развернуть все

`States when enabling` — Выберите состояния блока, когда подсистема или модель будут отключены
`held` (значение по умолчанию) | `reset`

Когда блок Subsystem или блок Model отключены, выберите то, что происходит с состояниями блока для блоков в подсистеме или модели.

held: Содержите состояния блока в их предыдущих значениях.
reset: Сбросьте состояния блока к их начальным условиям (нуль если не заданный).

Программируемое использование

Параметры блоков: StatesWhenEnabling

Ввод: символьный вектор

Значения: 'held' | 'reset'

Значение по умолчанию: 'held'

`Propagate sizes of variable-size signals` — Выберите, когда распространить сигнал переменного размера
`Only when enabling` (значение по умолчанию) | `During execution`

Выберите, когда распространить сигнал переменного размера.

Only when enabling: Распространите сигнал переменного размера при перевключении блока Subsystem или блока Model, содержащего блокировку порта Enable. Когда вы выбираете эту опцию, шаг расчета должен быть периодическим.
During execution: Распространите сигналы переменного размера на каждом временном шаге.

Программируемое использование

Параметры блоков: PropagateVarSize

Ввод: символьный вектор

Значения: 'Only when enabling' | 'During execution'

Значение по умолчанию: 'Only when enabling'

`Show output port` — Управляйте отображением выходного порта для, включают сигнал
от (значения по умолчанию) | на

Выходной порт передает разрешать сигнал, присоединенный внешне к за пределами блока Enable Subsystem, или включил блок Model к внутренней части.

'off': Удалите выходной порт на блокировке порта Enable.
на: Отобразите выходной порт на блокировке порта Enable. Выбирание этой опции позволяет подсистему или модель к процессу разрешать сигнал.

Программируемое использование

Параметры блоков: ShowOutputPort

Ввод: символьный вектор

Значения: 'off' | 'on'

Значение по умолчанию: 'off'

`Enable zero-crossing detection` — Управляйте обнаружением пересечения нулем
на (значении по умолчанию) | прочь

Управляйте обнаружением пересечения нулем для модели.

на: Обнаружьте нулевые пересечения.
'off': Не обнаруживайте нулевые пересечения.

Программируемое использование

Параметры блоков: ZeroCross

Ввод: символьный вектор

Значения: 'on' | 'off'

Значение по умолчанию: 'on'

`Port dimensions` — Задайте размерности для разрешать сигнала
1 (значение по умолчанию) | `[n]` | `[m n]`

Задайте размерности для разрешать сигнала, присоединенного внешне к блоку Model, и передал внутренней части блока.

1: Скалярный сигнал.
[n]: Векторный сигнал ширины n.
[m n]: Матричный сигнал, имеющий m строки и n столбцы.

Программируемое использование

Параметры блоков: PortDimensions

Ввод: символьный вектор

Значения: '1' | '[n]' | '[m n]'

Значение по умолчанию: '1'

`Sample time` — Задайте временной интервал
-1 (значение по умолчанию) | `Ts` | `[Ts, To]`

Задайте временной интервал между осуществлением метода блока. См. Настройку времени выборки.

-1: Шаг расчета наследован от модели.
Ts: Скаляр, где Ts является временным интервалом.
[Ts, To]: Вектор, где Ts является временным интервалом и К, является начальным смещением времени.

Программируемое использование

Параметры блоков: SampleTime

Ввод: символьный вектор

Значения: '-1' | 'Ts'| '[Ts, To]'

Значение по умолчанию: '-1'

`Minimum` — Задайте минимальное выходное значение для разрешать сигнала
`[]` (значение по умолчанию) | действительный скаляр

Задайте минимальное значение для разрешать сигнала, присоединенного внешне к блоку Model, и передал внутренней части блока.

Simulink^® использует это значение, чтобы выполнить:

Проверка диапазона симуляции. Смотрите Указывают Диапазоны сигнала.
Автоматическое масштабирование типов данных с фиксированной точкой.
Оптимизация сгенерированного кода. Эта оптимизация может удалить алгоритмический код и влиять на результаты некоторых режимов симуляции, такие как SIL или режим external mode. Смотрите Оптимизируют использование заданных минимальных и максимальных значений (Embedded Coder).

[]: Незаданное минимальное значение.
действительный скаляр: Действительное двойное скалярное значение.

Программируемое использование

Параметры блоков: OutMin

Ввод: символьный вектор

Значения: '[]' | '<real scalar>'

Значение по умолчанию: '[]'

`Maximum` — Задайте максимальное выходное значение для разрешать сигнала
`[]` (значение по умолчанию) | действительный скаляр

Задайте максимальное значение для разрешать сигнала, присоединенного внешне к блоку Model, и передал внутренней части блока.

Simulink использует это значение, чтобы выполнить:

Проверка диапазона симуляции. Смотрите Указывают Диапазоны сигнала.
Автоматическое масштабирование типов данных с фиксированной точкой.
Оптимизация сгенерированного кода. Эта оптимизация может удалить алгоритмический код и влиять на результаты некоторых режимов симуляции, такие как SIL или режим external mode. Смотрите Оптимизируют использование заданных минимальных и максимальных значений (Embedded Coder).

[]: Незаданное максимальное значение.
действительный скаляр: Действительное двойное скалярное значение.

Программируемое использование

Параметры блоков: OutMax

Ввод: символьный вектор

Значения: '[]' | '<real scalar>'

Значение по умолчанию: '[]'

`Data type` — Задайте тип выходных данных для разрешать сигнала
`double` (значение по умолчанию) | `single` | `int8` | `uint8` | `int16` | `uint16` | `int32` | `uint32` | `int64` | `uint64` | `boolean` | `fixdt(1,16)` | `fixdt(1,16,0)` | `fixdt(1,16,2^,0)` | `<data type expression>`

Задайте тип данных для разрешать сигнала, присоединенного внешне к блоку Model, и передал внутренней части блока.

double: Плавающая точка двойной точности.
single: Плавающая точка с одинарной точностью.
int8: 8-битное целое число со знаком.
uint8: 8-битное целое число без знака.
int16: 16-битное целое число со знаком.
uint16: 16-битное целое число без знака.
int32: 32-битное целое число со знаком.
uint32: 32-битное целое число без знака.
int64: 64-битное целое число со знаком.
uint64: 64-битное целое число без знака.
boolean: Булевская переменная со значением true или false.
fixdt(1,16): 16-битный номер фиксированной точки со знаком с неопределенной двоичной точкой.
fixdt(1,16,0): 16-битный номер фиксированной точки со знаком с обнуленной двоичной точкой.
fixdt(1,16,2^,0): 16-битный номер фиксированной точки со знаком с наклонным набором к 2^0 и набор смещения к 0.
<data type expression>: Объект типа данных, например, Simulink.NumericType. Не задавайте объект шины как выражение.

Программируемое использование

Параметры блоков: OutDataTypeStr

Ввод: символьный вектор

Значение по умолчанию: 'double'

`Mode` — Выберите категорию типов данных
`Build in` (значение по умолчанию) | `Fixed point` | `Expression`

Выберите категорию типов данных и отобразите выпадающие списки, чтобы помочь вам задать тип данных.

Build in: Отобразите выпадающие списки для переопределения типа данных и Типа данных.
Fixed point: Отобразите выпадающие списки для Со знаком, Масштабирования и переопределения Типа данных.
Expression: Отобразите текстовое поле для ввода выражения.

Зависимость

Чтобы включить этот параметр, нажмите ассистент типа данных Show кнопка.

Программируемое использование

Никакой эквивалентный параметр командной строки.

`Interpolate data` — Задайте значение пропавших без вести данных о рабочей области
на (значении по умолчанию) | прочь

Задайте значение пропавших без вести данных о рабочей области при загрузке данных из рабочей области.

на: Выход Linearly Interpolate на временных шагах, для которых не существуют никакие соответствующие данные о рабочей области.
'off': Не интерполируйте выход на временных шагах. Текущая производительность равняется выходу на шаге наиболее последнего времени, для которого существуют данные.

Программируемое использование

Параметры блоков: Interpolate

Ввод: символьный вектор

Значения: 'on' | 'off'

Значение по умолчанию: 'on'

Примеры модели

Enabled подсистемы

Что происходит, когда синусоида подана в активированную подсистему. После выполнения симуляции осциллограф показывает три графика.

Открытая модель

Усовершенствованные Enabled подсистемы

Что происходит, когда синусоида подана в активированную подсистему. Эти четыре подсистемы в модели содержат интеграторы, или дискретные или непрерывные аналогичный описанному именем Подсистемы. После выполнения симуляции два осциллографа показывают результаты для дискретных активированных подсистем (главный осциллограф) и непрерывных активированных подсистем (нижний осциллограф.)

Открытая модель

Рисунок закона больших чисел

Используйте Системные блоки MATLAB, чтобы проиллюстрировать закон больших чисел.

Открытая модель

Counters Using Conditionally Executed Subsystems

Счетчики Используя условно выполняемые подсистемы

Контраст между активированными подсистемами и инициированными подсистемами для того же управляющего сигнала, с помощью встречных схем. После выполнения симуляции осциллограф показывает три графика.

Открытая модель

Слияние сигналов

Следующие концепции Simulink®:

Открытая модель

Создавание модели тупика муфты

Используйте Simulink®, чтобы смоделировать и симулировать вращающуюся систему муфты. Несмотря на то, что моделирование системы муфты затрудняет из-за топологических изменений в системной динамике во время тупика, этот пример показывает, как активированные подсистемы Simulink легко решают такие проблемы. Мы иллюстрируем, как использовать важные концепции моделирования Simulink в создании симуляции муфты. Разработчики могут применить эти концепции ко многим моделям с сильными разрывами и ограничениями, которые могут измениться динамически.

Открытая модель

Характеристики блока

Типы данных	`Boolean` \| `double` \| `fixed point` \| `integer` \| `single`
Прямое сквозное соединение	`no`
Многомерные сигналы	`yes`
Сигналы переменного размера	`no`
Обнаружение пересечения нулем	`yes`

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Документация

Enable

Описание

Порты

Вывод

Enable signal — Внешний включают сигнал для подсистемы или модели скаляр

Параметры

States when enabling — Выберите состояния блока, когда подсистема или модель будут отключены held (значение по умолчанию) | reset

Программируемое использование

Propagate sizes of variable-size signals — Выберите, когда распространить сигнал переменного размера Only when enabling (значение по умолчанию) | During execution

Программируемое использование

Show output port — Управляйте отображением выходного порта для, включают сигнал от (значения по умолчанию) | на

Программируемое использование

Enable zero-crossing detection — Управляйте обнаружением пересечения нулем на (значении по умолчанию) | прочь

Программируемое использование

Port dimensions — Задайте размерности для разрешать сигнала1 (значение по умолчанию) | [n] | [m n]

Программируемое использование

Sample time — Задайте временной интервал-1 (значение по умолчанию) | Ts | [Ts, To]

Программируемое использование

Minimum — Задайте минимальное выходное значение для разрешать сигнала [] (значение по умолчанию) | действительный скаляр

Программируемое использование

Maximum — Задайте максимальное выходное значение для разрешать сигнала [] (значение по умолчанию) | действительный скаляр

Программируемое использование

Программируемое использование

Mode — Выберите категорию типов данных Build in (значение по умолчанию) | Fixed point | Expression

Зависимость

Программируемое использование

Interpolate data — Задайте значение пропавших без вести данных о рабочей области на (значении по умолчанию) | прочь

Программируемое использование

Примеры модели

Enabled подсистемы

Усовершенствованные Enabled подсистемы

Рисунок закона больших чисел

Счетчики Используя условно выполняемые подсистемы

Слияние сигналов

Создавание модели тупика муфты

Характеристики блока

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Генерация кода PLC Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Темы

Представлено до R2006a

Документация Simulink

Поддержка

`Enable signal` — Внешний включают сигнал для подсистемы или модели
скаляр

`States when enabling` — Выберите состояния блока, когда подсистема или модель будут отключены
`held` (значение по умолчанию) | `reset`

`Propagate sizes of variable-size signals` — Выберите, когда распространить сигнал переменного размера
`Only when enabling` (значение по умолчанию) | `During execution`

`Show output port` — Управляйте отображением выходного порта для, включают сигнал
от (значения по умолчанию) | на

`Enable zero-crossing detection` — Управляйте обнаружением пересечения нулем
на (значении по умолчанию) | прочь

`Port dimensions` — Задайте размерности для разрешать сигнала
1 (значение по умолчанию) | `[n]` | `[m n]`

`Sample time` — Задайте временной интервал
-1 (значение по умолчанию) | `Ts` | `[Ts, To]`

`Minimum` — Задайте минимальное выходное значение для разрешать сигнала
`[]` (значение по умолчанию) | действительный скаляр

`Maximum` — Задайте максимальное выходное значение для разрешать сигнала
`[]` (значение по умолчанию) | действительный скаляр

`Mode` — Выберите категорию типов данных
`Build in` (значение по умолчанию) | `Fixed point` | `Expression`

`Interpolate data` — Задайте значение пропавших без вести данных о рабочей области
на (значении по умолчанию) | прочь

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.