Zero-Order Hold

Нулевой порядок реализации содержит период расчета

  • Библиотека:
  • Simulink / Дискретный

    HDL Coder / Дискретный

Описание

Блок Zero-Order Hold содержит свой вход в течение периода расчета, который вы задаете. Если вход является вектором, блок содержит все элементы вектора в течение того же периода расчета.

Вы задаете время между выборками параметром Sample time. Установка -1 означает, что блок наследовал Sample time.

Совет

Не используйте блок Zero-Order Hold, чтобы создать быстрый-к-медленному переход между блоками, действующими на уровне различных частот дискретизации. Вместо этого используйте блок Rate Transition.

Соедините шиной поддержку

Блок Zero-Order Hold является способным к шине блоком. Вход может быть виртуальным или невиртуальным сигналом шины. Никакие специфичные для блока ограничения не существуют. Все сигналы в невиртуальном входе шины с блоком Zero-Order Hold должны иметь тот же шаг расчета, даже если элементы связанного объекта шины задают наследованные шаги расчета. Можно использовать блок Rate Transition, чтобы изменить шаг расчета отдельного сигнала, или всех сигналов в шине. Смотрите Изменяют Шаги расчета для Невиртуальных Шин и Способных к шине Блоков для получения дополнительной информации.

Можно использовать массив шин как входной сигнал с блоком Zero-Order Hold. Для получения дополнительной информации об определении и использовании массива шин, смотрите Шины Объединения в Массив Шин.

Сравнение с подобными блоками

Memory, Unit Delay и блоки Zero-Order Hold обеспечивают схожую функциональность, но имеют различные возможности. Кроме того, цель каждого блока отличается.

Эта таблица показывает рекомендуемое использование для каждого блока.

БлокЦель блокаСправочные примеры
Unit DelayРеализуйте задержку с помощью дискретного шага расчета, который вы задаете. Блок принимает и выходные сигналы с дискретным шагом расчета.
MemoryРеализуйте задержку одним главным временным шагом интегрирования. Идеально, блок принимает непрерывный (или зафиксированный в незначительном временном шаге) сигналы и выводит сигнал, который фиксируется в незначительном временном шаге.
Zero-Order HoldПреобразуйте входной сигнал со временем непрерывной выборки к выходному сигналу с дискретным шагом расчета.

Каждый блок имеет следующие возможности.

ВозможностьMemoryUnit DelayНулевой порядок содержит
Спецификация начального условияДаДаНет, потому что блок выход во время t = 0 должен совпадать с входным значением.
Спецификация шага расчетаНет, потому что блок может только наследовать шаг расчета от ведущего блока или решателя, используемого в целой модели.ДаДа
Поддержка основанных на системе координат сигналовНет ДаДа
Поддержка логгирования состоянияНетДаНет

Порты

Входной параметр

развернуть все

Входной сигнал, который блок содержит к одному периоду расчета.

Типы данных: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point | enumerated | bus

Вывод

развернуть все

Выходной сигнал, который является входом, сохраненным к одному периоду расчета.

Типы данных: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point | enumerated | bus

Параметры

развернуть все

Задайте временной интервал между выборками. Чтобы наследовать шаг расчета, установите этот параметр на -1. См. Настройку времени выборки в онлайн-документации для получения дополнительной информации.

Не задавайте время непрерывной выборки, любой 0 или [0,0]. Этот блок поддерживает только дискретные шаги расчета. Когда этим параметром является -1, наследованный шаг расчета должен быть дискретным и не непрерывным.

Примеры модели

Характеристики блока

Типы данных

Boolean | bus | double | enumerated | fixed point | integer | single

Прямое сквозное соединение

yes

Многомерные сигналы

no

Сигналы переменного размера

no

Обнаружение пересечения нулем

no

Расширенные возможности

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

|

Представлено до R2006a

Для просмотра документации необходимо авторизоваться на сайте