Pixel Control Bus Creator

Создайте шину управляющего сигнала для использования с блоками Vision HDL Toolbox

Библиотека:
Vision HDL Toolbox / Утилиты

Описание

Блок Pixel Control Bus Creator создает pixelcontrol шина. Смотрите Пиксельную Шину управления.

Блок является реализацией блока Simulink^® Bus Creator. Смотрите Bus Creator для получения дополнительной информации.

Поиск и устранение проблем

Когда вы генерируете HDL-код из модели Simulink, которая использует pixelcontrol соедините шиной, вы можете столкнуться с этой ошибкой.

Cannot resolve variable 'pixelcontrol'

Чтобы избежать этой проблемы, используйте pixelcontrolbus функция, чтобы создать экземпляр типа шины в базовом рабочем пространстве. Затем попытайтесь генерировать HDL-код снова.

Шаблон модели Vision HDL Toolbox™ включает эту линию в InitFcn 'callback'.

evalin('base','pixelcontrolbus')

Порты

Входной параметр

развернуть все

`hStart` — Первый пиксель в горизонтальной линии системы координат
скаляр

Первый пиксель в горизонтальной линии системы координат в виде Boolean скаляр.

Типы данных: Boolean

`hEnd` — Последний пиксель в горизонтальной линии системы координат
скаляр

Последний пиксель в горизонтальной линии системы координат в виде Boolean скаляр.

Типы данных: Boolean

`vStart` — Первый пиксель в первой (главной) линии системы координат
скаляр

Первый пиксель в первой (главной) линии системы координат в виде Boolean скаляр.

Типы данных: Boolean

`vEnd` — Последний пиксель в последнем (нижняя часть) линия системы координат
скаляр

Последний пиксель в последнем (нижняя часть) линия системы координат в виде Boolean скаляр.

Типы данных: Boolean

`valid` — Допустимый пиксельный индикатор
скаляр

Допустимый пиксельный индикатор в виде Boolean скаляр.

Типы данных: Boolean

Вывод

развернуть все

`ctrl` — Управляющие сигналы сопроводительный пиксельный поток
`pixelcontrol` шина

Управляющие сигналы сопоставлены с пиксельным потоком в виде pixelcontrol соедините шиной, который содержит пять сигналов. Сигналы описывают валидность пикселя и его местоположения в системе координат. Для получения дополнительной информации смотрите Пиксельную Шину управления.

Типы данных: bus

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Этот блок поддерживает генерацию кода C/C++ для акселератора Simulink и быстрых режимов Accelerator и для генерации компонента DPI.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Чтобы узнать больше об использовании шин для генерации HDL-кода, смотрите Шины (HDL Coder) и Сигналы Шины Использования Улучшить Удобочитаемость Модели и Сгенерировать HDL-код (HDL Coder).

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Документация

Pixel Control Bus Creator

Описание

Поиск и устранение проблем

Порты

Входной параметр

`hStart` — Первый пиксель в горизонтальной линии системы координат
скаляр

`hEnd` — Последний пиксель в горизонтальной линии системы координат
скаляр

`vStart` — Первый пиксель в первой (главной) линии системы координат
скаляр

`vEnd` — Последний пиксель в последнем (нижняя часть) линия системы координат
скаляр

`valid` — Допустимый пиксельный индикатор
скаляр

Вывод

`ctrl` — Управляющие сигналы сопроводительный пиксельный поток
`pixelcontrol` шина

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Смотрите также

Темы

Представленный в R2015a

Документация Vision HDL Toolbox

Поддержка

Документация

Pixel Control Bus Creator

Описание

Поиск и устранение проблем

Порты

Входной параметр

hStart — Первый пиксель в горизонтальной линии системы координат скаляр

hEnd — Последний пиксель в горизонтальной линии системы координат скаляр

vStart — Первый пиксель в первой (главной) линии системы координат скаляр

vEnd — Последний пиксель в последнем (нижняя часть) линия системы координат скаляр

valid — Допустимый пиксельный индикатор скаляр

Вывод

ctrl — Управляющие сигналы сопроводительный пиксельный поток pixelcontrol шина

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Смотрите также

Темы

Представленный в R2015a

Документация Vision HDL Toolbox

Поддержка

`hStart` — Первый пиксель в горизонтальной линии системы координат
скаляр

`hEnd` — Последний пиксель в горизонтальной линии системы координат
скаляр

`vStart` — Первый пиксель в первой (главной) линии системы координат
скаляр

`vEnd` — Последний пиксель в последнем (нижняя часть) линия системы координат
скаляр

`valid` — Допустимый пиксельный индикатор
скаляр

`ctrl` — Управляющие сигналы сопроводительный пиксельный поток
`pixelcontrol` шина

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.