FIR Rate Conversion HDL Optimized

Сверхдискретизируйте, отфильтруйте и проредите входной сигнал, и генерирует оптимизированный HDL-код

  • Библиотека:
  • Поддержка HDL DSP System Toolbox / фильтрация

  • FIR Rate Conversion HDL Optimized block

Описание

Блок FIR Rate Conversion HDL Optimized сверхдискретизировал, фильтрует и прореживает входные сигналы. Это оптимизировано для генерации HDL-кода и работает с одной выборкой каждого канала за один раз. Блок реализует многофазную архитектуру, чтобы избежать ненужных арифметических операций и высоких промежуточных частот дискретизации.

Блок сверхдискретизировал входной сигнал целочисленным коэффициентом L, применяет его к КИХ-фильтру и прореживает входной сигнал целочисленным коэффициентом M.

Можно использовать порты управления ввода и вывода для следования по потоку выборок. В настройке по умолчанию блок использует управляющие сигналы validOut и validIn. Для дополнительного управления потоками можно включить выходной сигнал ready и входной сигнал request.

Выходной порт ready указывает, что блок может принять новую выборку входных данных на следующем временном шаге. Когда LM, можно использовать сигнал ready достигнуть непрерывных выборок выходных данных. Если вы применяете новую входную выборку после каждого раза, когда блок возвращает сигнал ready как 1, блок возвращает выборку вывода данных с набором сигнала validOut к 1 на каждом временном шаге.

Когда вы отключаете порт ready, можно применить допустимую выборку данных только каждый ceil(L/M) временные шаги. Например, если:

  • L/M = 4/5, затем можно применить новую входную выборку на каждый временной шаг.

  • L/M = 3/2, затем можно применить новую входную выборку на любой временной шаг.

Когда вы включаете входной порт request, блок возвращает следующую выходную выборку, когда сигналом therequest является 1 и допустимая выходная выборка доступна. Когда вы отключаете порт request, блок возвращает выходные выборки, когда они доступны. Когда нет новых данных доступно, блок устанавливает сигнал validOut на 0.

Можно соединить входной порт request с выходным портом ready нисходящего блока.

Порты

Входной параметр

развернуть все

Выборка входных данных в виде скаляра, или как вектор-строка, в котором каждый элемент представляет независимый канал. Блок принимает действительные или комплексные данные.

double и single типы данных поддерживаются для симуляции, но не для генерации HDL-кода.

Типы данных: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | fixed point

Когда valid является 1 TRUE), блок собирает данные от порта dataIn. Можно применяться, допустимые данные производят каждый ceiling(L/M) временные шаги.

Типы данных: Boolean

Когда портом request является 1, и выборка выходных данных доступна, блок возвращает ту выборку выходных данных на порте dataOut и устанавливает выходной сигнал validOut на 1. Когда нет новых данных доступно, блок устанавливает выходной сигнал validOut на 0. Когда портом request является 0, блок содержит доступные данные, пока порт request не установлен в 1.

Можно соединить входной порт request с выходным портом ready нисходящего блока.

Зависимости

Чтобы включить этот порт, установите флажок Enable request input port.

Типы данных: Boolean

Вывод

развернуть все

Выборка выходных данных, возвращенная как скаляр или вектор-строка, в котором каждый элемент представляет независимый канал.

Типы данных: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | fixed point

Блок устанавливает validOut на true наряду с каждыми допустимыми данными, возвращенными на выходном порте dataOut.

Типы данных: Boolean

Блок устанавливает ready на true указать, что это готово к новым входным данным на следующем цикле.

Можно соединить выходной порт ready с входным портом request восходящего блока.

Зависимости

Чтобы включить этот порт, установите флажок Enable ready output port.

Типы данных: Boolean

Параметры

развернуть все

Основной

Задайте фактор, которым блок интерполирует выборку входных данных.

Типы данных: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64

Задайте фактор, которым блок десятикратно уменьшает выборку входных данных.

Типы данных: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64

Задайте вектор-строку из коэффициентов в убывающих степенях z-1.

Примечание

Можно сгенерировать коэффициенты фильтра с помощью функций создания фильтра Signal Processing Toolbox™ (такой как fir1). Спроектируйте фильтр lowpass с нормированной частотой среза, не больше, чем min(1/L,1/M). Блок инициализирует внутренние состояния фильтра, чтобы обнулить.

Порты управления

Выберите этот параметр, чтобы включить порт ready.

Выберите этот параметр, чтобы включить порт request.

Типы данных

Выберите округляющийся режим для операций фиксированной точки. Для получения дополнительной информации смотрите режим Rounding.

Задайте, насыщает ли переполнение или переносится.

  • off — Переполнение переносится к соответствующему значению, которое может представлять тип данных. Например, потому что 130 не помещается в 8-битное целое число со знаком, оно переносится к-126.

  • on — Переполнение насыщает или к минимальному или к максимальному значению, которое может представлять тип данных. Например, переполнение, сопоставленное с 8-битным целым числом со знаком, может насыщать к-128 или 127.

КИХ-содействующий тип данных фильтра в виде fixdt(s,wl,fl) объект с signedness, word length, и fractional length свойства.

Задайте тип данных для выборок выходных данных.

Алгоритмы

развернуть все

Блок FIR Rate Conversion HDL Optimized реализует полностью параллельную многофазную архитектуру фильтра. Схема показывает, куда блок бросает типы данных на основе вашей настройки.

Расширенные возможности

Смотрите также

|

Введенный в R2015b
Для просмотра документации необходимо авторизоваться на сайте