Двухпортовый RAM с двумя выходными портами
HDL Coder / RAM HDL
Блок Dual Port RAM моделирует RAM, который поддерживает одновременные операции чтения и операции записи, и имеет обоих порт вывода данных чтения, и запишите данные выходной порт. Можно использовать этот блок, чтобы сгенерировать HDL-код, который сопоставляет с RAM в большей части FPGAs.
Если вы не должны использовать выходные данные записи, wr_dout
, можно достигнуть лучшего вывода RAM с инструментами синтеза при помощи блока Simple Dual Port RAM.
Во время записи новые данные появляются при выходе порта записи (wr_dout
) из блока Dual Port RAM. Если операция чтения происходит одновременно в том же адресе как операция записи, старые данные появляются в выходном порту чтения (rd_dout
).
Ширина адресного бита. Минимальная битная ширина равняется 2, и максимальная битная ширина равняется 29. Значение по умолчанию равняется 8.
Блок имеет следующие порты:
wr_din
Запишите данные вход. Данные могут быть любой шириной. Это наследовало ширину и тип данных от входного сигнала.
Тип данных: скалярная фиксированная точка, целое число или комплекс
wr_addr
Запишите адрес.
Тип данных: скалярное беззнаковое целое (uintN
) или фиксированная точка без знака (ufixN
) с дробной длиной 0
wr_en
Разрешение записи.
Тип данных: булевская переменная
rd_addr
Считайте адрес.
Тип данных: скалярное беззнаковое целое (uintN
) или фиксированная точка без знака (ufixN
) с дробной длиной 0
wr_dout
Выходные данные от адреса записи, wr_addr
.
rd_dout
Выходные данные от адреса чтения, rd_addr
.