Синхронизируйте и входные параметры сброса для испытательного стенда

Эта страница описывает параметры конфигурации, которые находятся во вкладке HDL Code Generation> Test Bench диалогового окна Configuration Parameters. Используя параметры в этой вкладке, можно задать часы пора, показать низкое время, и хотите ли вы, чтобы испытательный стенд обеспечил часы, сбросил, и часы включают входные сигналы.

Обеспечьте часы

Задайте, обеспечивает ли испытательный стенд входные сигналы часов.

Настройки

Значение по умолчанию: On

On: Испытательный стенд обеспечивает входные сигналы часов. Когда эта опция выбрана, часы, высокие и низкие настройки времени управляют формой волны часов.
Off: Пользовательский внешний источник обеспечивает входные сигналы часов.

Зависимости

Это свойство включает опции Clock high time и Clock high time. Эта опция отключена, если вы выбираете целую модель. Выберите DUT вместо этого для установки Generate HDL for.

Информация о командной строке

Свойство: ForceClock

Ввод: символьный вектор

Значение: 'on' | 'off'

Значение по умолчанию: 'on'

Чтобы установить это свойство, использовать hdlset_param или makehdltb. Чтобы просмотреть значение свойства, использовать hdlget_param.

Например, можно задать этот параметр для symmetric_fir подсистема в sfir_fixed модель с помощью любого из этих методов.

Передайте свойство в качестве аргумента к makehdltb функция.
```
makehdltb('sfir_fixed/symmetric_fir', ... 
            'ForceClock', 'off')
```
Когда вы используете hdlset_param, можно установить параметр на модели и затем сгенерировать использование HDL-кода makehdltb.
```
hdlset_param('sfir_fixed', 'ForceClock', 'off')
makehdltb('sfir_fixed/symmetric_fir')
```

Синхронизируйте пора (не уточнено)

Задайте период в наносекундах, в течение которых испытательный стенд управляет входными сигналами часов высоко (1).

Настройки

Значение по умолчанию: 5

Задайте положительное целочисленное значение. Свойства Clock high time и Clock low time задают период и рабочий цикл для сигнала часов. Используя значения по умолчанию, сигнал часов является прямоугольной волной (50%-й рабочий цикл) с периодом 10 нс.

Зависимость

Этот параметр включен, когда Force clock выбран.

Информация о командной строке

Свойство: ClockHighTime

Ввод: целое число

Значение: положительное целое число

Значение по умолчанию: 5

Передайте свойство в качестве аргумента к makehdltb функция.
```
makehdltb('sfir_fixed/symmetric_fir', ... 
            'ClockHighTime', 2)
```
Когда вы используете hdlset_param, можно установить параметр на модели и затем сгенерировать использование HDL-кода makehdltb.
```
hdlset_param('sfir_fixed', 'ClockHighTime', 2)
makehdltb('sfir_fixed/symmetric_fir')
```

Покажите низкое время (не уточнено)

Задайте период в наносекундах, в течение которых испытательный стенд управляет входными сигналами часов низко (0).

Настройки

Значение по умолчанию: 5

Свойства Clock high time и Clock low time задают период и рабочий цикл для сигнала часов. Используя значения по умолчанию, сигнал часов является прямоугольной волной (50%-й рабочий цикл) с периодом 10 нс.

Зависимость

Этот параметр включен, когда Force clock выбран.

Информация о командной строке

Свойство: ClockLowTime

Ввод: целое число

Значение: положительное целое число

Значение по умолчанию: 5

Передайте свойство в качестве аргумента к makehdltb функция.
```
makehdltb('sfir_fixed/symmetric_fir', ... 
            'ClockLowTime', 2)
```
Когда вы используете hdlset_param, можно установить параметр на модели и затем сгенерировать использование HDL-кода makehdltb.
```
hdlset_param('sfir_fixed', 'ClockLowTime', 2)
makehdltb('sfir_fixed/symmetric_fir')
```

Часы силы включают

Задайте, разрешают ли часы сил испытательного стенда входные сигналы.

Настройки

Значение по умолчанию: On

On: Силы испытательного стенда, которые часы включают входным сигналам к возбуждаемому высоким уровнем сигнала (1) или возбуждаемый низким уровнем сигнала (0), в зависимости от установки часов, включают входное значение.
Off: Пользовательские внешние исходные силы часы включают входные сигналы.

Зависимости

Это свойство включает опцию Clock enable delay (in clock cycles) .

Эта опция отключена, если вы выбираете целую модель. Выберите DUT вместо этого для установки Generate HDL for.

Информация о командной строке

Свойство: ForceClockEnable

Ввод: символьный вектор

Значение: 'on' | 'off'

Значение по умолчанию: 'on'

Передайте свойство в качестве аргумента к makehdltb функция.
```
makehdltb('sfir_fixed/symmetric_fir', ... 
            'ForceClockEnable', 'off')
```
Когда вы используете hdlset_param, можно установить параметр на модели и затем сгенерировать использование HDL-кода makehdltb.
```
hdlset_param('sfir_fixed', 'ForceClockEnable', 'off')
makehdltb('sfir_fixed/symmetric_fir')
```

Часы включают задержку (за такты)

Задайте прошедшее время (за такты) между deassertion сброса, и утверждение часов включают.

Настройки

Значение по умолчанию: 1

Свойство Clock enable delay (in clock cycles) задает количество тактов, истекших между временем, сигнал сброса является deasserted и время, которое часы включают сигналу, сначала утверждается. На рисунке ниже, сигнал сброса, который включают (возбуждаемые высоким уровнем сигнала) deasserts после 2 тактов и часов, утверждает после того, как часы включают задержку 1 цикла (значение по умолчанию).

На рисунке ниже, сигнал сброса (возбуждаемый высоким уровнем сигнала) de-asserts после того, как интервал пометил Hold Time. Часы включают, утверждает после того, как дальнейший интервал пометил Clock enable delay.

Зависимость

Этот параметр включен, когда Force clock enable выбран.

Информация о командной строке

Свойство: TestBenchClockEnableDelay

Ввод: целое число

Значение по умолчанию: 1

Передайте свойство в качестве аргумента к makehdltb функция.

makehdltb('sfir_fixed/symmetric_fir', ... 
            'TestBenchClockEnableDelay', 2)

Когда вы используете hdlset_param, можно установить параметр на модели и затем сгенерировать использование HDL-кода makehdltb.
```
hdlset_param('sfir_fixed', 'TestBenchClockEnableDelay', 2)
makehdltb('sfir_fixed/symmetric_fir')
```

Сила сбрасывается

Задайте, обеспечивает ли испытательный стенд входные сигналы сброса.

Настройки

Значение по умолчанию: On

On: Испытательный стенд обеспечивает входные сигналы сброса.
Off: Пользовательский внешний источник обеспечивает входные сигналы сброса.

Советы

Если вы выбираете эту опцию, можно использовать опцию Hold time, чтобы управлять синхронизацией сброса.

Зависимость

Эта опция отключена, если вы выбираете целую модель. Выберите DUT вместо этого для установки Generate HDL for.

Информация о командной строке

Свойство: ForceReset

Ввод: символьный вектор

Значение: 'on' | 'off'

Значение по умолчанию: 'on'

Передайте свойство в качестве аргумента к makehdltb функция.
```
makehdltb('sfir_fixed/symmetric_fir', ... 
            'ForceReset', 'off')
```
Когда вы используете hdlset_param, можно установить параметр на модели и затем сгенерировать использование HDL-кода makehdltb.
```
hdlset_param('sfir_fixed', 'ForceReset', 'off')
makehdltb('sfir_fixed/symmetric_fir')
```

Сбросьте длину (за такты)

Задайте отрезок времени (за такты), во время которого утверждается сброс.

Настройки

Значение по умолчанию: 2

Свойство Reset length (in clock cycles) задает количество тактов, во время которых утверждается сброс. Reset length (in clock cycles) должен быть целым числом, больше, чем или равный 0. Следующая фигура иллюстрирует случай по умолчанию, в котором (возбуждаемый высоким уровнем сигнала) сигнал сброса утверждается для 2 тактов.

Зависимость

Этот параметр включен, когда Force reset выбран.

Информация о командной строке

Свойство: Resetlength

Ввод: целое число

Значение по умолчанию: 2

Передайте свойство в качестве аргумента к makehdltb функция.
```
makehdltb('sfir_fixed/symmetric_fir', ... 
            'Resetlength', 4)
```
Когда вы используете hdlset_param, можно установить параметр на модели и затем сгенерировать использование HDL-кода makehdltb.
```
hdlset_param('sfir_fixed', 'Resetlength', 4)
makehdltb('sfir_fixed/symmetric_fir')
```

Документация