Эта страница описывает параметры конфигурации, которые находятся во вкладке HDL Code Generation> Test Bench диалогового окна Configuration Parameters. Используя параметры в этой вкладке, можно задать часы пора, показать низкое время, и хотите ли вы, чтобы испытательный стенд обеспечил часы, сбросил, и часы включают входные сигналы.
Задайте, обеспечивает ли испытательный стенд входные сигналы часов.
Значение по умолчанию: On
On Испытательный стенд обеспечивает входные сигналы часов. Когда эта опция выбрана, часы, высокие и низкие настройки времени управляют формой волны часов.
OffПользовательский внешний источник обеспечивает входные сигналы часов.
Это свойство включает опции Clock high time и Clock high time. Эта опция отключена, если вы выбираете целую модель. Выберите DUT вместо этого для установки Generate HDL for.
Свойство:
ForceClock |
| Ввод: символьный вектор |
Значение:
'on' | 'off' |
Значение по умолчанию:
'on' |
Чтобы установить это свойство, использовать hdlset_param или makehdltb. Чтобы просмотреть значение свойства, использовать hdlget_param.
Например, можно задать этот параметр для symmetric_fir подсистема в sfir_fixed модель с помощью любого из этих методов.
Передайте свойство в качестве аргумента к makehdltb функция.
makehdltb('sfir_fixed/symmetric_fir', ... 'ForceClock', 'off')
Когда вы используете hdlset_param, можно установить параметр на модели и затем сгенерировать использование HDL-кода makehdltb.
hdlset_param('sfir_fixed', 'ForceClock', 'off') makehdltb('sfir_fixed/symmetric_fir')
Задайте период в наносекундах, в течение которых испытательный стенд управляет входными сигналами часов высоко (1).
Значение по умолчанию: 5
Задайте положительное целочисленное значение. Свойства Clock high time и Clock low time задают период и рабочий цикл для сигнала часов. Используя значения по умолчанию, сигнал часов является прямоугольной волной (50%-й рабочий цикл) с периодом 10 нс.
Этот параметр включен, когда Force clock выбран.
Свойство:
ClockHighTime |
| Ввод: целое число |
| Значение: положительное целое число |
| Значение по умолчанию: 5 |
Чтобы установить это свойство, использовать hdlset_param или makehdltb. Чтобы просмотреть значение свойства, использовать hdlget_param.
Например, можно задать этот параметр для symmetric_fir подсистема в sfir_fixed модель с помощью любого из этих методов.
Передайте свойство в качестве аргумента к makehdltb функция.
makehdltb('sfir_fixed/symmetric_fir', ... 'ClockHighTime', 2)
Когда вы используете hdlset_param, можно установить параметр на модели и затем сгенерировать использование HDL-кода makehdltb.
hdlset_param('sfir_fixed', 'ClockHighTime', 2) makehdltb('sfir_fixed/symmetric_fir')
Задайте период в наносекундах, в течение которых испытательный стенд управляет входными сигналами часов низко (0).
Значение по умолчанию: 5
Свойства Clock high time и Clock low time задают период и рабочий цикл для сигнала часов. Используя значения по умолчанию, сигнал часов является прямоугольной волной (50%-й рабочий цикл) с периодом 10 нс.
Этот параметр включен, когда Force clock выбран.
Свойство:
ClockLowTime |
| Ввод: целое число |
| Значение: положительное целое число |
| Значение по умолчанию: 5 |
Чтобы установить это свойство, использовать hdlset_param или makehdltb. Чтобы просмотреть значение свойства, использовать hdlget_param.
Например, можно задать этот параметр для symmetric_fir подсистема в sfir_fixed модель с помощью любого из этих методов.
Передайте свойство в качестве аргумента к makehdltb функция.
makehdltb('sfir_fixed/symmetric_fir', ... 'ClockLowTime', 2)
Когда вы используете hdlset_param, можно установить параметр на модели и затем сгенерировать использование HDL-кода makehdltb.
hdlset_param('sfir_fixed', 'ClockLowTime', 2) makehdltb('sfir_fixed/symmetric_fir')
Задайте, разрешают ли часы сил испытательного стенда входные сигналы.
Значение по умолчанию: On
On Силы испытательного стенда, которые часы включают входным сигналам к возбуждаемому высоким уровнем сигнала (1) или возбуждаемый низким уровнем сигнала (0), в зависимости от установки часов, включают входное значение.
OffПользовательские внешние исходные силы часы включают входные сигналы.
Это свойство включает опцию Clock enable delay (in clock cycles) .
Эта опция отключена, если вы выбираете целую модель. Выберите DUT вместо этого для установки Generate HDL for.
Свойство:
ForceClockEnable |
| Ввод: символьный вектор |
Значение:
'on' | 'off' |
Значение по умолчанию:
'on' |
Чтобы установить это свойство, использовать hdlset_param или makehdltb. Чтобы просмотреть значение свойства, использовать hdlget_param.
Например, можно задать этот параметр для symmetric_fir подсистема в sfir_fixed модель с помощью любого из этих методов.
Передайте свойство в качестве аргумента к makehdltb функция.
makehdltb('sfir_fixed/symmetric_fir', ... 'ForceClockEnable', 'off')
Когда вы используете hdlset_param, можно установить параметр на модели и затем сгенерировать использование HDL-кода makehdltb.
hdlset_param('sfir_fixed', 'ForceClockEnable', 'off') makehdltb('sfir_fixed/symmetric_fir')
Задайте прошедшее время (за такты) между deassertion сброса, и утверждение часов включают.
Значение по умолчанию: 1
Свойство Clock enable delay (in clock cycles) задает количество тактов, истекших между временем, сигнал сброса является deasserted и время, которое часы включают сигналу, сначала утверждается. На рисунке ниже, сигнал сброса, который включают (возбуждаемые высоким уровнем сигнала) deasserts после 2 тактов и часов, утверждает после того, как часы включают задержку 1 цикла (значение по умолчанию).
На рисунке ниже, сигнал сброса (возбуждаемый высоким уровнем сигнала) de-asserts после того, как интервал пометил Hold Time. Часы включают, утверждает после того, как дальнейший интервал пометил Clock enable delay.
Этот параметр включен, когда Force clock enable выбран.
Свойство:
TestBenchClockEnableDelay |
| Ввод: целое число |
| Значение по умолчанию: 1 |
Чтобы установить это свойство, использовать hdlset_param или makehdltb. Чтобы просмотреть значение свойства, использовать hdlget_param.
Например, можно задать этот параметр для symmetric_fir подсистема в sfir_fixed модель с помощью любого из этих методов.
Передайте свойство в качестве аргумента к makehdltb функция.
makehdltb('sfir_fixed/symmetric_fir', ... 'TestBenchClockEnableDelay', 2)
Когда вы используете hdlset_param, можно установить параметр на модели и затем сгенерировать использование HDL-кода makehdltb.
hdlset_param('sfir_fixed', 'TestBenchClockEnableDelay', 2) makehdltb('sfir_fixed/symmetric_fir')
Задайте, обеспечивает ли испытательный стенд входные сигналы сброса.
Значение по умолчанию: On
On Испытательный стенд обеспечивает входные сигналы сброса.
OffПользовательский внешний источник обеспечивает входные сигналы сброса.
Если вы выбираете эту опцию, можно использовать опцию Hold time, чтобы управлять синхронизацией сброса.
Эта опция отключена, если вы выбираете целую модель. Выберите DUT вместо этого для установки Generate HDL for.
Свойство:
ForceReset |
| Ввод: символьный вектор |
Значение:
'on' | 'off' |
Значение по умолчанию:
'on' |
Чтобы установить это свойство, использовать hdlset_param или makehdltb. Чтобы просмотреть значение свойства, использовать hdlget_param.
Например, можно задать этот параметр для symmetric_fir подсистема в sfir_fixed модель с помощью любого из этих методов.
Передайте свойство в качестве аргумента к makehdltb функция.
makehdltb('sfir_fixed/symmetric_fir', ... 'ForceReset', 'off')
Когда вы используете hdlset_param, можно установить параметр на модели и затем сгенерировать использование HDL-кода makehdltb.
hdlset_param('sfir_fixed', 'ForceReset', 'off') makehdltb('sfir_fixed/symmetric_fir')
Задайте отрезок времени (за такты), во время которого утверждается сброс.
Значение по умолчанию: 2
Свойство Reset length (in clock cycles) задает количество тактов, во время которых утверждается сброс. Reset length (in clock cycles) должен быть целым числом, больше, чем или равный 0. Следующая фигура иллюстрирует случай по умолчанию, в котором (возбуждаемый высоким уровнем сигнала) сигнал сброса утверждается для 2 тактов.
Этот параметр включен, когда Force reset выбран.
Свойство:
Resetlength |
| Ввод: целое число |
| Значение по умолчанию: 2 |
Чтобы установить это свойство, использовать hdlset_param или makehdltb. Чтобы просмотреть значение свойства, использовать hdlget_param.
Например, можно задать этот параметр для symmetric_fir подсистема в sfir_fixed модель с помощью любого из этих методов.
Передайте свойство в качестве аргумента к makehdltb функция.
makehdltb('sfir_fixed/symmetric_fir', ... 'Resetlength', 4)
Когда вы используете hdlset_param, можно установить параметр на модели и затем сгенерировать использование HDL-кода makehdltb.
hdlset_param('sfir_fixed', 'Resetlength', 4) makehdltb('sfir_fixed/symmetric_fir')
