Документация

Поддерживаемые типы данных и осциллограф

Поддерживаемые типы данных

HDL Coder™ поддерживает следующее подмножество типов данных MATLAB^®.

Типы	Поддерживаемые типы данных	Ограничения
Целое число	`uint8uint16uint32uint64` `int8int16int32int64`	В Simulink^® порты блока MATLAB Function должны использовать числовые типы `sfix64` или `ufix64` для 64-битных данных.
Действительный	`double` `single`	HDL-код сгенерирован с `double` или `single` типы данных могут использоваться для симуляции, но не синтезируемые. Когда у вас будут типы данных с плавающей точкой, чтобы сгенерировать синтезируемый HDL-код, используйте: Собственный компонент HDL Coder, с плавающей точкой, когда это необходимо, чтобы развернуть сгенерированный код на любом типовом ASIC или FPGA. Чтобы узнать больше, смотрите Начало работы с Собственным компонентом HDL Coder Поддержка С плавающей точкой. FPGA целевые библиотеки с плавающей точкой, когда это необходимо, чтобы сопоставить модель Simulink с FPGA Intel или Xilinx. Чтобы узнать больше, смотрите, Генерируют HDL-код для FPGA Целевые Библиотеки С плавающей точкой.
Символ	`char`
Логический	`logical`
Фиксированная точка	Масштабируемый (только двоичная точка) числа фиксированной точки Пользовательские целые числа (обнуляют двоичную точку),	Числа фиксированной точки с наклоном (не равный 1,0) и смещение (не равный 0,0) не поддерживаются. Максимальный размер слова для чисел фиксированной точки составляет 128 битов.
Векторы	неупорядоченный `{N}` строка `{1, N}` столбец `{N, 1}`	Максимальное количество векторных позволенных элементов 2^32. Прежде чем переменная преобразовывается в нижний индекс, она должна быть полностью задана.
Матрицы	`{N, M}`	Матрицы поддерживаются в теле алгоритма проекта, но не поддерживаются как входные параметры к функции проекта верхнего уровня. Не используйте матрицы в испытательном стенде.
Структуры	`struct`	Массивы структур не поддерживаются. Для Тюремщика FPGA и рабочих процессов Генерации Ядра IP, структуры поддерживаются в теле алгоритма проекта, но не поддерживаются как входные параметры к функции проекта верхнего уровня.
Перечисления	`enumeration`	Перечислимые величины должны монотонно увеличиваться. Если вашим выходным языком является Verilog^®, все имена элемента перечисления должны быть уникальными в рамках проекта. Перечисления в портах DUT верхнего уровня не поддерживаются со следующими рабочими процессами или методами верификации: Рабочий процесс Генерации Ядра IP Рабочий процесс Тюремщика FPGA FPGA в цикле HDL Cosimulation

Неподдерживаемые типы данных

Следующие типы данных не поддерживаются:

CellArray
Inf

Определите объем для переменных

Глобальные переменные не поддерживаются для генерации HDL-кода.

Документация HDL Coder

Поддержка