Анализ покрытия модели

Сгенерируйте тесты для систематической верификации с помощью формальных методов анализа

Блоки

Test ConditionОграничьте значения сигналов в тестах

Функции

sldv.conditionФункция условия испытания для диаграмм Stateflow и блоков MATLAB function
sldvextractИзвлеките подсистему или содержимое субдиаграммы в новую модель для анализа
sldvtimerИдентифицируйте, изменитесь, и оптимизация таймера отображения
sldvoptionsСоздайте объект опций верификации проекта
sldvrunМодель Analyze
sldvgencovАнализируйте модели, чтобы получить недостающее покрытие модели
sldvlogsignalsРегистрируйте значения входного порта симуляции
sldvruntestСимулируйте модель при помощи входных данных
sldvruntestoptsСгенерируйте опции симуляции или выполнения для sldvruntest или sldvruncgvtest
sldvharnessoptsОпции по умолчанию для sldvmakeharness
sldvmakeharnessСгенерируйте модель тестовой обвязки
sldvmergeharnessОбъедините тесты и инициализации в одну модель тестовой обвязки
sldvreportСгенерируйте отчет Simulink Design Verifier

Темы

Об анализе покрытия модели

Цели покрытия модели для генерации тестов

Decision Coverage в Simulink® Design Verifier™ исследует блоки и состояния Stateflow®, которые представляют моменты принятия решения в модели.

Модифицированное условие и Decision Coverage в Simulink Design Verifier

Описывает различие между покрытием MCDC в Simulink Design Verifier и в Simulink Coverage™.

Улучшенное покрытие MCDC в Simulink Design Verifier

Описывает Расширенную концепцию покрытия MCDC и рабочие процессы.

Улучшите покрытие модели более старых моделей релиза

Объясняет, как использовать перекрестный рабочий процесс релиза для обновления модели при помощи Simulink Design Verifier.

Используйте советника по вопросам генерации тестов, чтобы идентифицировать поддающиеся анализу компоненты

Используйте Советника по вопросам Генерации тестов, чтобы вести анализ компонента и модели.

Недостающее покрытие в подсистемах и блоках Model

Объясняет, как преобразовать подсистемы в блоки Model прежде, чем попытаться достигнуть недостающего покрытия.

Отладьте Расширенное Модифицированное Условие и Decision Coverage (MCDC) Нож Модели использования

В этом примере показано, как найти, что Simulink Design Verifier (SLDV) сгенерировал цели, связанные с определенным Ножом Модели использования объекта модели.

Сгенерируйте тесты

Сгенерируйте тесты для Decision Coverage модели

Пример, который обходит вас посредством процесса генерации тестов для модели.

Экспортируйте тесты в Simulink Test

Описывает, как сгенерировать тесты в Simulink Test™ с помощью результатов анализа Simulink Design Verifier, которые могут быть сгенерированы доказательством свойства, поиском ошибок проектирования и генерацией теста.

Генерация тестов на модели с блоком вызывающей стороны C

C вызывающая сторона

Генерация тестов для пользовательского кода в диаграмме Stateflow

Диаграмма Stateflow

Панель верификатора проекта: генерация тестов

Задайте опции, которые управляют, как Simulink Design Verifier генерирует тесты для моделей, которые он анализирует.

Для просмотра документации необходимо авторизоваться на сайте