Целочисленный делитель часов, который делит частоту входного сигнала
Mixed-Signal Blockset / PLL / Базовые блоки
Блок подсистемы Single Modulus Prescaler делит частоту входного сигнала настраиваемым целочисленным значением, N, переданным порту div-by. В схемах синтезатора частоты, таких как замкнутый цикл фазы (PLL) система, эти делители частоты делят VCO частота выхода на целочисленное значение. Получившаяся более низкая частота в выходном порту делителя частоты сопоставима со ссылочным входом в блоке PFD. Один Делитель частоты Модуля также называют как целочисленный делитель часов.
[1] Razavi, Behzad. Микроэлектроника RF. Верхний Сэддл-Ривер, NJ: PTR Prentice Hall, 1998.
Dual Modulus Prescaler | Fractional Clock Divider with Accumulator | Fractional Clock Divider with DSM | PFD | VCO