Генерация HDL-кода и развертывание

Сгенерируйте HDL-код с помощью HDL Coder™, проверьте использование HDL Verifier™, прототип с помощью пакетов аппаратной поддержки

Vision HDL Toolbox™ обеспечивает библиотеки блоков и Системных объектов та генерация HDL-кода поддержки. Чтобы сгенерировать HDL-код из этих проектов, у вас должна быть лицензия HDL Coder. HDL Coder также позволяет вам сгенерировать скрипты и испытательные стенды для использования со сторонними симуляторами HDL.

Если у вас есть лицензия HDL Verifier, можно использовать FPGA в функции цикла, чтобы моделировать проект HDL на плате FPGA. Блоки на этой странице обеспечивают улучшения КПД для потоковой передачи пиксельных данных через Simulink® к интерфейсу платы FPGA. HDL Verifier также позволяет cosimulate модель Simulink с проектом HDL, запускающимся в стороннем средстве моделирования.

Блоки

FIL Frame To PixelsПреобразуйте основанное на системе координат видео в пиксельный поток для FPGA в цикле
FIL Pixels To FrameПреобразуйте пиксельный поток от FPGA в цикле к основанному на системе координат видео

Функции

visionhdlsetupНастройте параметры модели для генерации HDL-кода для потокового видео

Темы

Генерация HDL-кода от Vision HDL Toolbox

Сгенерируйте HDL-код из кода MATLAB® и моделей Simulink.

HDL Cosimulation

Козимулэйт проектирует в MATLAB или Simulink со сторонними симуляторами HDL.

FPGA в цикле

Верификация проекта в реальном времени с FPGAs.

Моделируйте алгоритмы визуализации для находящегося в Zynq оборудования

Моделируйте проекты Vision HDL Toolbox на платах Zynq® с помощью пакетов поддержки.

Моделирование внешней памяти

Можно смоделировать функции использующего внешней памяти от Пакета Поддержки Vision HDL Toolbox для Xilinx® Находящееся в Zynq Оборудование или SoC Blockset™.

Сопутствующая информация

Рекомендуемые примеры

Для просмотра документации необходимо авторизоваться на сайте