Целочисленный вход RS Кодер HDL оптимизирован

Кодирование данных с помощью кодера Рида-Соломона

Библиотека:
Коммуникационный инструментарий Поддержка HDL/Обнаружение и исправление ошибок/Блок
Панель инструментов связи/Обнаружение и исправление ошибок/Блок

Описание

Кодер RS с целочисленным входом, оптимизированный для HDL, декодирует данные с использованием кодера RS. Кодирование RS соответствует тем же стандартам, что и любой другой циклический избыточный код. Этот блок используется для моделирования кодов прямого исправления ошибок (FEC) системы связи.

Дополнительные сведения о кодере RS см. в разделе Блок кодирования RS с целочисленным входом. Дополнительные сведения о представлении данных для кодов RS см. в разделе Целочисленный формат (только для Рида-Соломона).

Порты

Вход

развернуть все

`dataIn` - Входные данные
скаляр

Входные данные, заданные как скаляр, представляющий один символ. Для двоичного точечного масштабирования тип входных данных должен быть целым числом или fixdt. Длина слова каждого символа должна быть равна ceil(_log2 (длина кодового слова (N)) + 1. double тип данных разрешен для моделирования, но не для генерации кода HDL.

Типы данных: double | int8 | int16 | int32 | int64 | fixed point

`startIn` - Включение индикатора входного кадра
скаляр

Начало индикатора входного кадра, заданного как логический скаляр.

Типы данных: Boolean

`endIn` - Индикатор конца входного кадра
скаляр

Индикатор конца входного кадра, заданный как логический скаляр.

Типы данных: Boolean

`validIn` - Индикатор действительных входных данных
скаляр

Допустимый индикатор входных данных, заданный как логический скаляр.

Это управляющий сигнал, указывающий, являются ли данные порта dataIn допустимыми.

Типы данных: Boolean

Продукция

развернуть все

`dataOut` - Выходные данные
скаляр

Выходные данные, возвращаемые в виде скаляра. Эта ширина выходных данных равна размеру входных данных.

Типы данных: double | int8 | int16 | int32 | int64 | fixed point

`startOut` - Включение индикатора выходного кадра
скаляр

Начало индикатора выходного кадра, возвращаемого как логический скаляр.

Типы данных: Boolean

`endOut` - Индикатор конца выходного кадра
скаляр

Индикатор конца выходного кадра, возвращаемый как логический скаляр.

Типы данных: Boolean

`validOut` - Индикатор действительных выходных данных
скаляр

Допустимый индикатор выходных данных, возвращаемый как логический скаляр.

Это управляющий сигнал, указывающий, являются ли данные порта dataOut действительными.

Типы данных: Boolean

Параметры

развернуть все

`Codeword length` - Длина кодового слова
`7` (по умолчанию) | диапазон от 7 до 65, 535

Укажите длину кодового слова.

Длина кодового слова N должно быть целым числом, равным ^2M - 1, где M - целое число в диапазоне от 3 до 16. Дополнительные сведения о представлении данных для кодов RS см. в разделе Целочисленный формат (только для Рида-Соломона).

`Message length` - Длина сообщения
`3` (по умолчанию) | положительное целое число

Укажите длину сообщения.

Дополнительные сведения о представлении данных для кодов RS см. в разделе Целочисленный формат (только для Рида-Соломона).

Каждый входной кадр, то есть количество действительных выборок данных между значениями startIn и endIn порта, должно содержать больше символов N- K и меньше или равно символам K. Укороченный код выводится всякий раз, когда число выборок входных данных в кадре меньше К.

`Source of primitive polynomial` - Первобытный полиномиальный источник
`Auto` (по умолчанию) | `Property`

Укажите источник полинома примитива.

Выбрать Auto для задания примитивного многочлена на основе значения параметра Codeword length (N). Степень примитивного многочлена вычисляется как M = ceil(_log2 (длина кодового слова (N)).
Выбрать Property для задания примитивного многочлена с помощью параметра Примитивный многочлен.

`Primitive polynomial` - Поставщик примитивных многочленов
`[ 1 0 1 1 ]` (по умолчанию) | двоичный вектор строки

Укажите двоичный вектор строки, представляющий примитивный многочлен в порядке убывания степеней.

Дополнительные сведения о задании примитивного многочлена см. в разделе Примитивные многочлены и представления элементов.

Зависимости

Чтобы включить этот параметр, задайте для параметра Source of primitive polynomial значение Property.

`Source of puncture pattern` - Источник образца прокола
`None` (по умолчанию) | `Property`

Выбрать Property для включения параметра вектора образца пункции.

`Puncture pattern vector` - Вектор прокола
`[ones(2,1); zeros(2,1)]` (по умолчанию) | двоичный вектор столбца

Укажите вектор столбца длиной N- K. В векторе прокола значение 1 означает, что символ данных проходит без изменений. Значение 0 обозначает, что символ данных прокололся или удален из потока данных.

Зависимости

Чтобы включить этот параметр, установите для параметра Source of puncture pattern значение Property.

`Source of B, the starting power for roots of the primitive polynomial` - Начальная мощность для корней примитивного многочлена
`Auto` (по умолчанию) | `Property`

Укажите источник начальной степени для корней примитивного многочлена.

Выбрать Property для включения параметра значения B.
Выбрать Auto, для использования значения параметра B по умолчанию 1.

`B value` - Начальная экспонента корней
`1` (по умолчанию) | положительное целое число

Начальная экспонента корней.

Зависимости

Чтобы включить этот параметр, задайте для параметра Source of B, начальной степени корней примитивного полинома значение Property.

Примеры модели

Using HDL Optimized RS Encoder/Decoder Library Blocks

Использование блоков библиотеки кодеров и декодеров RS с оптимизированным HDL

Реализация кодера и декодера для стандарта IEEE ® 802.16 [1] с использованием блоков библиотеки кодеров и декодеров, оптимизированных по протоколу HDL (RS).

Алгоритмы

На этом рисунке показан пример выходных данных блока оптимизации HDL кодера RS с целочисленным входом с конфигурацией по умолчанию.

Расширенные возможности

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Не рекомендуется для производственного кода.

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

HDL Coder™ предоставляет дополнительные опции конфигурации, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет единую архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках проекта. Распределенная конвейерная обработка не перераспределяет эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе ConstrainedOutputPipeline (кодер HDL).
InputPipeline	Количество входных ступеней трубопровода для вставки в сформированный код. Распределенная конвейерная обработка и конвейерная обработка с ограниченным выходом могут перемещать эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе InputPipeline (кодер HDL).
OutputPipeline	Количество выходных ступеней трубопровода для вставки в сформированный код. Распределенная конвейерная обработка и конвейерная обработка с ограниченным выходом могут перемещать эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе Выходной конвейер (кодер HDL).

Ограничения

Невозможно создать HDL для этого блока в переустановляемой синхронной подсистеме (кодере HDL).

См. также

comm.HDLRSEncoder | Кодер RS с целочисленным входом | Декодер RS с целочисленным выходом, оптимизированный для HDL

Представлен в R2012b

Документация

Целочисленный вход RS Кодер HDL оптимизирован

Описание

Порты

Вход

`dataIn` - Входные данные
скаляр

`startIn` - Включение индикатора входного кадра
скаляр

`endIn` - Индикатор конца входного кадра
скаляр

`validIn` - Индикатор действительных входных данных
скаляр

Продукция

`dataOut` - Выходные данные
скаляр

`startOut` - Включение индикатора выходного кадра
скаляр

`endOut` - Индикатор конца выходного кадра
скаляр

`validOut` - Индикатор действительных выходных данных
скаляр

Параметры

`Codeword length` - Длина кодового слова
`7` (по умолчанию) | диапазон от 7 до 65, 535

`Message length` - Длина сообщения
`3` (по умолчанию) | положительное целое число

`Source of primitive polynomial` - Первобытный полиномиальный источник
`Auto` (по умолчанию) | `Property`

`Primitive polynomial` - Поставщик примитивных многочленов
`[ 1 0 1 1 ]` (по умолчанию) | двоичный вектор строки

Зависимости

`Source of puncture pattern` - Источник образца прокола
`None` (по умолчанию) | `Property`

`Puncture pattern vector` - Вектор прокола
`[ones(2,1); zeros(2,1)]` (по умолчанию) | двоичный вектор столбца

Зависимости

`Source of B, the starting power for roots of the primitive polynomial` - Начальная мощность для корней примитивного многочлена
`Auto` (по умолчанию) | `Property`

`B value` - Начальная экспонента корней
`1` (по умолчанию) | положительное целое число

Зависимости

Примеры модели

Использование блоков библиотеки кодеров и декодеров RS с оптимизированным HDL

Алгоритмы

Расширенные возможности

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

См. также

Документация по инструментам связи

Поддержка

Документация

Целочисленный вход RS Кодер HDL оптимизирован

Описание

Порты

Вход

dataIn - Входные данные скаляр

startIn - Включение индикатора входного кадра скаляр

endIn - Индикатор конца входного кадра скаляр

validIn - Индикатор действительных входных данных скаляр

Продукция

dataOut - Выходные данные скаляр

startOut - Включение индикатора выходного кадра скаляр

endOut - Индикатор конца выходного кадра скаляр

validOut - Индикатор действительных выходных данных скаляр

Параметры

Codeword length - Длина кодового слова 7 (по умолчанию) | диапазон от 7 до 65, 535

Message length - Длина сообщения 3 (по умолчанию) | положительное целое число

Source of primitive polynomial - Первобытный полиномиальный источник Auto (по умолчанию) | Property

Primitive polynomial - Поставщик примитивных многочленов [ 1 0 1 1 ] (по умолчанию) | двоичный вектор строки

Зависимости

Source of puncture pattern - Источник образца прокола None (по умолчанию) | Property

Puncture pattern vector - Вектор прокола [ones(2,1); zeros(2,1)] (по умолчанию) | двоичный вектор столбца

Зависимости

Source of B, the starting power for roots of the primitive polynomial - Начальная мощность для корней примитивного многочлена Auto (по умолчанию) | Property

B value - Начальная экспонента корней 1 (по умолчанию) | положительное целое число

Зависимости

Примеры модели

Использование блоков библиотеки кодеров и декодеров RS с оптимизированным HDL

Алгоритмы

Расширенные возможности

Создание кода C/C + + Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

См. также

Документация по инструментам связи

Поддержка

`dataIn` - Входные данные
скаляр

`startIn` - Включение индикатора входного кадра
скаляр

`endIn` - Индикатор конца входного кадра
скаляр

`validIn` - Индикатор действительных входных данных
скаляр

`dataOut` - Выходные данные
скаляр

`startOut` - Включение индикатора выходного кадра
скаляр

`endOut` - Индикатор конца выходного кадра
скаляр

`validOut` - Индикатор действительных выходных данных
скаляр

`Codeword length` - Длина кодового слова
`7` (по умолчанию) | диапазон от 7 до 65, 535

`Message length` - Длина сообщения
`3` (по умолчанию) | положительное целое число

`Source of primitive polynomial` - Первобытный полиномиальный источник
`Auto` (по умолчанию) | `Property`

`Primitive polynomial` - Поставщик примитивных многочленов
`[ 1 0 1 1 ]` (по умолчанию) | двоичный вектор строки

`Source of puncture pattern` - Источник образца прокола
`None` (по умолчанию) | `Property`

`Puncture pattern vector` - Вектор прокола
`[ones(2,1); zeros(2,1)]` (по умолчанию) | двоичный вектор столбца

`Source of B, the starting power for roots of the primitive polynomial` - Начальная мощность для корней примитивного многочлена
`Auto` (по умолчанию) | `Property`

`B value` - Начальная экспонента корней
`1` (по умолчанию) | положительное целое число

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.