После установки MATLAB ® и пакетов поддержки подключите хост-компьютер к одной из поддерживаемых плат FPGA:
Подключите хост-компьютер к плате FPGA с помощью кабеля USB JTAG.
Сведения о настройке соединения JTAG см. в разделе Соединение JTAG.
Дополнительные сведения о настройке каждой платы см. в разделе Конфигурирование информации о настройке платы.
Примечание
Для более быстрой загрузки весов используйте USB 3.0 для кабеля USB JTAG. Загрузка веса может стать медленнее, если вы используете USB 2.0 для кабеля.
Проверьте, установлен ли драйвер JTAG на хост-компьютере. Установите драйвер, если он еще не установлен.
Подключите хост-компьютер к плате FPGA с помощью кабеля Ethernet. Дополнительные сведения см. в разделе Настройка управляемой SD-карты (пакет поддержки панели HDL Deep Learning Toolbox для устройств Intel FPGA и SoC) или Настройка управляемой SD-карты (пакет поддержки панели HDL Deep Learning для устройств Xilinx FPGA и SoC).
Для устранения проблем с подключением к Ethernet для системных плат Intel см. раздел Сеанс командной строки с устройством Intel SoC (пакет поддержки набора инструментов Deep Learning HDL Toolbox для устройств Intel FPGA и SoC). Для устранения проблем с подключением Ethernet для плат Xilinx см. раздел Устранение неполадок при подключении платформы Xilinx Zynq и компьютера разработки (пакет поддержки панели инструментов HDL для глубокого обучения для устройств Xilinx FPGA и SoC).
Установите и настройте путь к соответствующему инструменту синтеза сторонних производителей. Дополнительные сведения см. в разделе «Установка средств синтеза и настройка пути к инструментам» ниже.
Перед развертыванием нейронной сети на одной из поддерживаемых плат FPGA необходимо установить необходимые средства синтеза сторонних производителей. Рабочий процесс поддерживает следующие инструменты синтеза:
Intel ® Quartus ® Prime Standard Edition 18.1 и более поздних версий.
Xilinx ® Vivado ® Design Suite 2019.1 и более поздних версий.
Чтобы запустить рабочий процесс и развернуть сеть на плате FPGA, установите путь к установленному исполняемому файлу Xilinx Vivado или Intel Quartus Prime стандартного выпуска, запустив hdlsetuptoolpath функция.
Если в качестве средства синтеза используется Intel Quartus Prime, введите следующую команду:
hdlsetuptoolpath('ToolName','Altera Quartus II','ToolPath',... 'C:\intel\18.1\quartus\bin\quartus.exe');
Если используется инструмент синтеза Xilinx Vivado, введите следующую команду:
hdlsetuptoolpath('ToolName','Xilinx Vivado','ToolPath',... 'C:\Xilinx\Vivado\2019.1\bin\vivado.bat');
См. также hdlsetuptoolpath (Кодер HDL).
Чтобы убедиться в том, что подключение JTAG к плате FPGA установлено и готово, запустите пример «Начало работы с развертыванием FPGA для глубокого обучения на платформе Intel Arria 10 SoC». В этом примере запускается весь рабочий процесс и отображаются результаты прогнозирования.
Чтобы убедиться в том, что подключение Ethernet к плате FPGA установлено и готово к работе, выполните пример «Начало работы с развертыванием FPGA для глубокого обучения» на платформе Xilinx ZCU102 SoC. В этом примере запускается весь рабочий процесс и отображаются результаты прогнозирования.