Начало работы с панелью инструментов HDL для глубокого обучения

Deep Learning HDL Toolbox™ предоставляет функции и инструменты для прототипирования и внедрения сетей глубокого обучения на FPGA и SoC. Он предоставляет встроенные потоки битов для работы с различными сетями глубокого обучения на поддерживаемых устройствах Xilinx ® и ^Intel ® FPGA и SoC. Инструменты профилирования и оценки позволяют настраивать сеть глубокого обучения, изучая возможности проектирования, производительности и использования ресурсов.

Deep Learning HDL Toolbox позволяет настраивать аппаратную реализацию вашей сети глубокого обучения и создавать портативный синтезируемый код Verilog ® и ^VHDL ® для развертывания на любом FPGA (с HDL Coder™ и ^Simulink ®).

Обучающие программы

• Поддерживаемые сети, слои, платы и инструменты
  

  Предварительно обученные сети глубокого обучения и сетевые уровни, для которых можно создать код с помощью инструментария HDL Deep Learning.

• Попробуйте глубокое обучение на FPGA только с пятью дополнительными строками кода MATLAB
  

  Узнайте, как использовать инструментарий глубокого обучения HDL для идентификации объектов на веб-камере в режиме реального времени с предварительно обученной сетью AlexNet, развернутой на плате FPGA или SoC.

• Проверка подключения хост-компьютера к платам FPGA
  

  Устранение неполадок соединения между компьютером и платой FPGA.

• Глубокое изучение решения FPGA и рабочих процессов
  

  На рисунке показано решение MATLAB ® для внедрения глубокого обучения на FPGA.

Характерные примеры

Начало работы с развертыванием FPGA для глубокого обучения на платформе Intel Arria 10 SoC

Создание, компиляция и развертывание dlhdl. Объект рабочего процесса, имеющий сетевой объект серии обнаружения рукописных символов с помощью пакета поддержки Deep Learning HDL Toolbox™ для Intel FPGA и SoC. Используйте MATLAB ® для извлечения результатов прогнозирования из целевого устройства .

Открыть сценарий в реальном времени

Начало работы с развертыванием FPGA для глубокого обучения на платформе Xilinx ZCU102 SoC

Создание, компиляция и развертывание dlhdl. Объект рабочего процесса, который имеет рукописную сеть обнаружения символов в качестве сетевого объекта с помощью пакета поддержки Deep Learning HDL Toolbox™ для Xilinx FPGA и SoC. Используйте MATLAB ® для извлечения результатов прогнозирования из целевого устройства .

Открыть сценарий в реальном времени

Профильная сеть для повышения производительности

Улучшите производительность развернутой сети глубокого обучения, определив слои горлышка бутылки по результатам профилировщика.

Открыть сценарий в реальном времени

Ускорение процесса создания прототипов для крупных сетей с помощью Ethernet

Развертывание сети глубокого обучения и получение результатов прогнозирования с помощью Ethernet-подключения к целевому устройству. С помощью Ethernet и JTAG можно значительно ускорить развертывание и прогнозирование больших сетей глубокого обучения. В этом примере показан рабочий процесс платы ZCU102 SoC. Пример также работает с другими платами, поддерживаемыми Deep Learning HDL Toolbox. См. раздел Оборудование, поддерживаемое панелью инструментов глубокого обучения HDL.

Открыть сценарий в реальном времени