Можно добавить сценарий Tcl, который настраивает проект синтеза.
Чтобы настроить проект синтеза с помощью сценария Tcl, выполните следующие действия.
Создайте сценарий Tcl, содержащий команды для настройки проекта синтеза.
Например, чтобы задать стиль конечного автомата:
Для Xilinx ® ISE создайте сценарий Tcl, содержащий следующую строку:
project set "FSM Encoding Algorithm" "Gray" -process "Synthesize - XST"
Для Xilinx Vivado ® создайте сценарий Tcl, содержащий следующую строку:
set_property STEPS.SYNTH_DESIGN.ARGS.FSM_EXTRACTION gray [get_runs synth_1]
В помощнике по рабочим процессам HDL в задаче FPGA Синтез и анализ > Создать проект в поле Дополнительные исходные файлы введите полный путь к файлу Tcl вручную или с помощью кнопки Добавить.
Когда HDL Coder™ создает проект, сценарий Tcl выполняется для применения настроек проекта синтеза.