Генерация кода HDL от Simulink
Создание кода HDL на основе моделей Simulink ®
Внедрите свою модель или подсистему Simulink в аппаратное обеспечение, генерируя код HDL и развертывая этот код на прикладной интегральной схеме (ASIC) или полевом программируемом вентильном массиве (FPGA). Создайте модель с блоками, совместимыми с генерацией кода HDL. Если в модели используются данные с плавающей запятой, используйте Designer™ с фиксированной запятой, чтобы преобразовать их в модель с фиксированной запятой. После создания кода HDL и проверки его соответствия исходному алгоритму следует развернуть код HDL на целевом оборудовании.
Генерация кода HDL из основ Simulink
- Проектирование модели и архитектуры
Поддерживаемые блоки, рекомендации, шаблоны проектирования, проверки совместимости, моделирование Simscape, часы и сигналы сброса
- Руководство по моделированию ЛПВП
Руководство по разработке алгоритма HDL в модели Simulink
- Создание кода
Формирование кода HDL, конфигурирование кода, формирование тестового стенда
- Проверка
Моделирование и верификация сгенерированного кода HDL по исходной модели и FPGA-in-the-loop
- Развертывание
Сценарии синтеза и развертывание сгенерированного кода HDL на платах Intel ®, Xilinx ®, Speedgoat и пользовательских платах FPGA
- Оптимизация скорости и площади
Улучшения за счет совместного использования ресурсов, потоковой передачи, конвейерной обработки, сопоставления ОЗУ, оптимизации цикла
- Отчеты и сценарии
Отслеживание, оптимизация и отчеты о ресурсах; соответствие стандартам, сценарии синтеза
