HDL Coder™ генерирует портативный синтезируемый код VHDL ® и Verilog ® из функций MATLAB ®, моделей Simulink ® и диаграмм Stateflow ®. Сгенерированный код HDL может использоваться для программирования FPGA или прототипирования и проектирования ASIC.
HDL Coder предоставляет консультанта по рабочим процессам, который автоматизирует программирование Xilinx ®, Microsemi ® и Intel ® FPGA. Вы можете управлять архитектурой и внедрением HDL, выделять критические пути и создавать оценки использования аппаратных ресурсов. Кодер HDL обеспечивает прослеживаемость между моделью Simulink и генерируемым кодом Verilog и кодом VHDL, обеспечивая проверку кода для приложений с высокой целостностью, соответствующих DO-254 и другим стандартам.
Поддержка отраслевых стандартов обеспечивается комплектом сертификации МЭК (для ISO 26262 и МЭК 61508).
Изучение основ кодера HDL
Создание кода HDL из алгоритмов MATLAB
Создание кода HDL на основе моделей Simulink
Развертывание секционированного аппаратного и программного обеспечения на целевой аппаратной платформе
Поддержка аппаратных средств сторонних производителей, таких как платы Intel, Microsemi и Xilinx FPGA
Квалификация Simulink Check для сертификации DO и IEC