exponenta event banner

Требования к многоскоростной модели для генерации кодов HDL

Параметры конфигурации модели

Перед созданием кода HDL настройте параметры модели с помощью hdlsetup команда. Это настраивает многоскоростную модель для генерации кода HDL. В этом разделе обобщаются настройки, примененные к модели hdlsetup которые имеют отношение к генерации многоскоростного кода. К ним относятся:

  • Параметры решателя, рекомендуемые или необходимые для создания кода HDL:

    • Тип: Fixed-step.

    • Решатель: Discrete (no continuous states). Можно выбрать другие решатели с фиксированным шагом, но эта опция обычно лучше всего подходит для моделирования дискретных систем.

    • Режим задания: необходимо явно установить значение SingleTasking. Не устанавливать режим задания в Auto.

  • hdlsetup настраивает следующие опции времени диагностики/выборки для всех моделей:

    • Многозадачный переход скорости: error

    • Переход скорости одиночной задачи: error

    В многоскоростных моделях, предназначенных для генерации кода HDL, блоки Rate Transition должны быть явно вставлены при подключении блоков, работающих на разных скоростях. Установить переход скорости многозадачности и переход скорости одиночной задачи в error для обнаружения недопустимых переходов скорости перед созданием кода.

Дополнительные сведения о параметрах hdlsetup конфигурация, см. раздел Проверка параметров модели, подходящих для генерации кода HDL.

Частота выборки

Coder™ HDL требует, чтобы в модели существовала хотя бы одна допустимая частота выборки (время выборки > 0). Если все скорости равны 0, -1 или -2, генератор кода (makehdl) и средство проверки совместимости (checkhdl) завершается сообщением об ошибке.

Блоки для использования при переходах скоростей

Используйте блоки Rate Transition, а не следующие блоки для создания переходов скорости в моделях, предназначенных для генерации кода HDL:

  • Задержка

  • Задержка с отводом

  • Единичная задержка

  • Единичная задержка включена

  • Удержание нулевого заказа

Перечисленные блоки задержки должны иметь одинаковую частоту дискретизации на входе и выходе.

Блоки удержания нулевого порядка должны быть сконфигурированы с наследуемым (-1) временем выборки.