Можно создать порт сброса для контроллера синхронизации, который генерирует сигналы синхронизации, включения синхронизации и сброса в многоскоростном DUT. В сгенерированном коде сброс для контроллера синхронизации является входным портом DUT.
В проекте должен использоваться одномоментный режим. То есть, ClockInputs значение свойства должно быть 'Single'.
Для генерации порта сброса для контроллера синхронизации установите TimingControllerArch свойство для 'resettable' использование makehdl или hdlset_param.
Чтобы отключить генерацию порта сброса для контроллера синхронизации, установите TimingControllerArch свойство для 'default'.
Например, для модели: sfir_fixed, укажите порт сброса для контроллера синхронизации путем ввода:
hdlset_param('sfir_fixed','TimingControllerArch','resettable')Следующие рабочие процессы несовместимы с генерацией порта сброса контроллера синхронизации:
FPGA «под ключ»
FPGA-в-контуре
Пользовательская генерация ядра IP