В этом разделе описывается, как задать свойства в makehdl или makehdltb для включения или отключения генерации сценариев и настройки имен и содержимого созданных файлов сценариев.
EDAScriptGeneration управляет созданием файлов сценариев. По умолчанию EDAScriptGeneration установлено on. Чтобы отключить создание сценариев, установите EDAScriptGeneration кому off, как в следующем примере.
makehdl('sfir_fixed/symmetric_fir,'EDAScriptGeneration','off')
При создании кода HDL Coder™ HDL добавляет строку постфикса к имени модели или подсистемы. system в созданном имени сценария.
При создании кода тестового стенда кодер HDL добавляет строку постфикса к имени тестового стенда testbench_tb.
Строка постфикса зависит от типа создаваемого сценария (компиляция, моделирование или синтез). Строки постфикса по умолчанию показаны в следующей таблице. Для каждого типа сценария можно определить собственный постфикс с помощью связанного свойства.
| Тип сценария | Собственность | Значение по умолчанию |
|---|---|---|
| Компиляция | HDLCompileFilePostfix | _compile.do |
| Моделирование | HDLSimFilePostfix | _sim.do |
| Синтез | HDLSynthFilePostfix | Зависит от выбранного инструмента синтеза. См. раздел Выбор инструмента синтеза. |
Следующая команда генерирует код VHDL ® для подсистемыsystem, указывая пользовательский постфикс для сценария компиляции. Имя созданного сценария компиляции: system_test_compilation.do.
makehdl('mymodel/system', 'HDLCompileFilePostfix', '_test_compilation.do')Используя пары «имя свойства/значение свойства», суммированные в следующей таблице, можно передавать имена настраиваемых форматов в виде векторов символов в makehdl или makehdltb. Свойства именуются в соответствии со следующими правилами:
Свойства, применимые к инициализации (Init) фазы идентифицируются Init символьный вектор в имени свойства.
Свойства, применимые к фазе команды на файл (Cmd) идентифицируются Cmd символьный вектор в имени свойства.
Свойства, относящиеся к прекращению (Term) фазы идентифицируются Term символьный вектор в имени свойства.
| Имя свойства и значение по умолчанию | Описание |
|---|---|
Имя: По умолчанию: | Имя формата передано fprintf для записи Init раздел сценария компиляции. Неявным аргументом является содержимое VHDLLibraryName свойство, которое по умолчанию'work'. Можно переопределить значение по умолчанию Init строка ('vlib work\n') путем изменения значения VHDLLibraryName. |
Имя: По умолчанию: | Имя формата передано fprintf для записи Cmd раздел сценария компиляции для файлов VHDL. Два неявных аргумента являются содержанием SimulatorFlags и имя файла текущего объекта или модуля. Чтобы опустить флаги, установите SimulatorFlags кому '' (значение по умолчанию). |
Имя: По умолчанию: | Имя формата передано fprintf для записи Cmd раздел сценария компиляции файлов Verilog ®. Два неявных аргумента являются содержанием SimulatorFlags и имя файла текущего объекта или модуля. Чтобы опустить флаги, установите SimulatorFlags кому '' (значение по умолчанию). |
Имя: По умолчанию: | Имя формата передано fprintf для записи части завершения сценария компиляции. |
Имя: По умолчанию: ['onbreak resume\n',... 'onerror resume\n'] | Имя формата передано fprintf для записи раздела инициализации сценария моделирования. |
Имя: По умолчанию: | Имя формата передано Если целевым языком является VHDL, первым неявным аргументом является значение Вторым неявным аргументом является имя модуля или сущности верхнего уровня. |
Имя: По умолчанию: | Имя формата передано fprintf для записи команды просмотра формы сигнала сценария моделирования. Неявный аргумент добавляет пути сигналов для входных, выходных и выходных опорных сигналов верхнего уровня DUT. |
Имя: По умолчанию: | Имя формата передано |
Имя: | Имя формата передано |
Имя: | Имя формата передано |
Имя: | Имя формата передано |
В следующем примере указывается имя пользовательской библиотеки VHDL для сценария компиляции Mentor Graphics ® ModelSim ® для кода, созданного из подсистемы .system.
makehdl(system, 'VHDLLibraryName', 'mydesignlib')
Результирующий сценарий, system_compile.doявляется:
vlib mydesignlib vcom system.vhd
Следующий пример указывает, что кодер HDL генерирует файл синтеза Xilinx ® ISE для подсистемы sfir_fixed/symmetric_fir.
makehdl('sfir_fixed/symmetric_fir','HDLSynthTool', 'ISE')
Следующий список показывает результирующий сценарий, symmetric_fir_ise.tcl.
set src_dir "./hdlsrc" set prj_dir "synprj" file mkdir ../$prj_dir cd ../$prj_dir project new symmetric_fir.ise xfile add ../$src_dir/symmetric_fir.vhd project set family Virtex4 project set device xc4vsx35 project set package ff668 project set speed -10 process run "Synthesize - XST"