Filter Design HDL Coder™ генерирует синтезируемый, портативный код VHDL ® и Verilog ® для реализации фильтров с фиксированной точкой, разработанных с помощью MATLAB ® на FPGA или ASIC. Он автоматически создает стенды VHDL и Verilog для моделирования, тестирования и проверки созданного кода.
Основные сведения о кодере HDL для проектирования фильтров
Запуск генерации кода HDL, выбор языка, сценарии генерации кода HDL
Односкоростной, многоскоростной, каскадный, другие усовершенствованные цифровые фильтры
Использование ресурсов, тактовая частота, площадь микросхемы, задержка
Имена и расположения файлов, идентификаторы и комментарии, порты и сброс, конструкции языка HDL
Создание стенда для испытаний ЛПВП и косимуляция с помощью сторонних инструментов EDA
Создание сценариев компиляции, моделирования и синтеза