Начало работы с кодером HDL для проектирования фильтров

Создание кода HDL для фильтров с фиксированной точкой

Filter Design HDL Coder™ генерирует синтезируемый, портативный код VHDL ® и ^Verilog ® для реализации фильтров с фиксированной точкой, разработанных с помощью ^MATLAB ® на FPGA или ASIC. Он автоматически создает стенды VHDL и Verilog для моделирования, тестирования и проверки созданного кода.

Обучающие программы

Основной фильтр FIR

Разработка базового квантованного дискретно-временного FIR-фильтра, генерация кода VHDL для фильтра и проверка кода VHDL с помощью созданного тестового стенда.
Оптимизированный фильтр FIR

Создайте оптимизированный фильтр FIR, создайте код Verilog для фильтра и проверьте код Verilog с помощью созданного тестового стенда.
Фильтр БИХ

Создайте IIR-фильтр, создайте код VHDL для фильтра и проверьте код VHDL с помощью созданного тестового стенда.

Сведения о проектировании фильтров и создании кодов HDL

Автоматизированная генерация кодов HDL

Обзор формирования кода HDL на основе конструкции фильтра.

Характерные примеры

Фильтр бабочек HDL

Иллюстрирует создание кода HDL для фильтра Butterworth 5-го порядка. Частота отсечки для этого фильтра очень низка относительно частоты дискретизации, что приводит к тому, что фильтр трудно сделать практичным. Кроме того, малые размеры входных (8 бит) и выходных (9 бит) слов заставляют квантованный фильтр требовать реализации масштабирования.

Открыть сценарий в реальном времени

Фильтр FIRT минимальной фазы HDL

Показывает, как генерировать код HDL для минимального фазового FIRT-фильтра с 10-битными входными данными. Это полосовой фильтр с частотой дискретизации 96 кГц и полосой пропускания приблизительно от 19 кГц до 29 кГц. Этот тип фильтра обычно используется в контурах обратной связи, где линейная фаза недостаточна и требуется минимальная фаза или настолько близкая, насколько это возможно.