Чтобы отредактировать XML-файл определения платы, сначала сделайте его доступным для записи. Если файл доступен только для чтения, FPGA Board Editor позволяет просматривать только информацию о конфигурации платы. Изменить эту информацию невозможно.
Имя платы: уникальное имя платы
Информация об устройстве:
Поставщик: Xilinx или Altera
Семейство: Семейство зависит от указанного поставщика. Соответствующие настройки см. в файле спецификаций платы.
Устройство: Устройство зависит от указанного поставщика и семейства. Соответствующие настройки см. в файле спецификаций платы.
Только для системных плат Xilinx ®:
Пакет: пакет зависит от указанного поставщика, семейства и устройства. Соответствующие настройки см. в файле спецификаций платы.
Скорость: Скорость зависит от пакета. Соответствующие настройки см. в файле спецификаций платы.
Позиция цепочки JTAG: значение указывает начальную позицию для цепочки JTAG. Для получения этой информации см. файл спецификации платы.
Входной синхросигнал FPGA. Подробные данные часов требуются для рабочих процессов FIL и «под ключ». Всю необходимую информацию можно найти в файле спецификации платы.
Тактовая частота. Должно быть от 5 до 300. Для интерфейса Ethernet предлагаемые тактовые частоты составляют 50, 100, 125 и 200 МГц.
Тип синхросигнала: Single_Ended или Differential.
Номер контакта синхросигнала (Single_Ended) - необходимо указать. Пример: N10.
Clock_P Номер контакта (дифференциальный) - необходимо указать. Пример: E19.
Clock_N Номер контакта (дифференциальный) - необходимо указать. Пример: E18.
Clock IO Standard - программируемый стандарт ввода-вывода, используемый для конфигурирования портов ввода, вывода или двунаправленных портов. Например, LVDS.
Сброс (необязательно). Если требуется указать сброс, найдите номер контакта и активный уровень в файле спецификации платы и введите эту информацию.
Сбросить номер вывода. Оставьте пустым, если у вас его нет.
Активный уровень: Active-Low или Active-High.
Reset IO Standard - программируемый стандарт ввода-вывода, используемый для конфигурирования портов ввода, вывода или двунаправленных портов. Например, LVCMOS33.
На странице Interface описаны поддерживаемые интерфейсы ввода-вывода FPGA. Выберите любой из перечисленных интерфейсов и нажмите View для просмотра списка сигналов. Если файл определения платы имеет разрешение на запись, можно также Добавить новый интерфейс, Изменить интерфейс или Удалить интерфейс.
Примечание
Тщательно введите информацию для настройки кабеля JTAG. Если настройки неверны, моделирование выходит из строя и не работает. Если вы все еще не уверены, как настроить кабель JTAG после прочтения этих инструкций, обратитесь в службу технической поддержки MathWorks ® за подробной информацией о вашей плате.
Список сигналов/параметров - предоставляет сумму длин регистров команд (IR) для всех устройств до и после FPGA в цепочке.
Если FPGA является единственным элементом в цепочке устройств, используйте нули как в Sum of IR length before, так и в Sum of IR length after.
Если вы используете устройство Zynq ® и оно является единственным элементом в цепочке устройств, введите4 в сумме длины ИК до и 0 в сумме длины ИК после.
Если плата не удовлетворяет ни одному из этих условий, выполните следующие инструкции для получения длины ИК-сигнала:
Подключите плату FPGA к компьютеру с помощью кабеля JTAG. Включите доску.
Убедитесь, что во время установки Vivado ® установлены драйверы кабелей.
Откройте диспетчер оборудования Vivado и выберите Открыть новую цель оборудования. В диалоговом окне представлена сводка длин ИК-сигналов для всех устройств для этой цели.
Суммируйте длины IR перед FPGA и введите итоговую сумму в сумме длины IR перед. Суммируйте длины IR после FPGA и введите общее значение в сумме длины IR после.
Программа Vivado Hardware Manager не может распознать длину IR менее распространенных устройств. Для получения информации о длине регистра команд обратитесь к руководству устройства.
Дополнительные параметры (Advanced Options) - если значения по умолчанию не совпадают с самыми распространенными настройками для многих устройств, установите параметры User1 Instruction и JTAG Clock Frequency (MHz). Наиболее распространенные параметры: 000010 и 66соответственно.
Инструкция User1 - Инструкция JTAG USER1, определенная в примитивной Xilinx Bscane2. Этот двоичный номер команды, определяемый Xilinx, варьируется от устройства к устройству. Для большинства устройств серии 7 эта инструкция 000010. Если устройство имеет другое значение, введите его в этом параметре.
Чтобы найти это значение, посмотрите на bsd файл для конкретного устройства, найденный в установке Vivado. Например, для XA7A32T-CPG236 устройства bsd файл расположен в Vivado\2014.2\data\parts\xilinx\artix7\aartix7\xa7a35t\cpg236.
Откройте этот файл. USER1 значение равно 000010. Введите это значение в поле User1 Instruction.
"USER1 (000010),"
Тактовая частота JTAG (МГц) - тактовая частота, используемая схемой JTAG. Это значение зависит от устройства. Вы можете найти это значение в том же bsd файл, описанный в инструкции User1. Например, тактовая частота JTAG составляет 66 МГц для устройства XA7A32T-CPG236:
attribute TAP_SCAN_CLOCK of TCK : signal is (66.0e6, BOTH);