Эти функции обеспечивают связь между платой FPGA и моделированием в Simulink или MATLAB.
FPGA-in-the-loop (FIL) позволяет запускать симуляцию Simulink или MATLAB, синхронизированную с конструкцией HDL на плате Intel ®, Microsemi ® или Xilinx ® FPGA.
Сбор данных FPGA - это способ наблюдения за сигналами от вашей конструкции во время ее работы на FPGA. Он захватывает окно данных сигнала из FPGA на основе настроек конфигурации и триггера и возвращает данные в MATLAB или Simulink.
Мастер MATLAB AXI обеспечивает доступ к рабочим ячейкам встроенной памяти из MATLAB. В конструкцию FPGA необходимо включить главный IP-адрес MATLAB AXI.
Для использования этих функций необходимо загрузить пакет аппаратной поддержки для платы FPGA. См. раздел Загрузка пакета поддержки платы FPGA.