В этом примере показано, как экспортировать пользовательскую ссылочную конструкцию из модели SoC с помощью Soc Blockset™ socExportReferenceDesign функция. После создания пользовательской ссылочной конструкции используйте инструмент HDL Workflow Advisor из HDL Coder™ для интеграции ядра IP в ссылочную конструкцию.
В этом примере используется модель soc_image_rotation для создания пользовательской ссылочной конструкции. Модель имеет внешнюю память и FPGA DUT. DUT содержит главный интерфейс чтения AXI4 и главный интерфейс записи AXI4 для выполнения операций чтения и записи в память. Полное описание модели см. в разделе Произвольный доступ к внешней памяти. Модель также использует socAXIMaster для чтения и записи внешней памяти с хост-компьютера.
При экспорте пользовательской ссылочной конструкции из этой модели DUT не включается в ссылочную конструкцию, и интерфейс с DUT открывается. После создания ссылочного проекта можно интегрировать пользовательский IP-адрес с помощью инструмента «Помощник по рабочим процессам HDL». Пользовательский IP-адрес должен иметь тот же интерфейс, что и блок алгоритма FPGA.
Откройте модель для просмотра структуры верхней модели и интерфейса с блоком алгоритма FPGA.
open_system('soc_image_rotation');
В Simulink ® откройте диалоговое окно Параметры конфигурации (Configuration Parameters), щелкнув Параметры модели (Model Settings) на вкладке Моделирование (Modeling). Затем выполните следующие действия для подготовки модели SoC к экспорту пользовательской ссылочной конструкции.
На левой панели выберите Аппаратная реализация.
Установите аппаратную плату в соответствие с вашей платой (если вы не используете Xilinx Zynq ZC706 evaluation kit).
В разделе Набор функций для выбранной платы оборудования выберите SoC Blockset.
Разверните узел Целевые аппаратные ресурсы, выберите дизайн FPGA (верхнего уровня), а затем выберите Включить IP-адрес 'MATLAB AXI Master' для взаимодействия на основе хоста.
Поскольку эта модель SoC не включает процессор, снимите флажок Включить систему обработки. Если модель SoC включает подсистему процессора, выберите эту опцию.
В поле тактовая частота ядра IP (МГц) укажите тактовую частоту ядра IP в МГц.
Выберите конструкцию FPGA (mem-каналы) и установите для параметра Interconnect data width (bits) значение 32.
Экспорт пользовательской ссылочной конструкции для модели soc_image_rotation с помощью socExportReferenceDesign функция. Введите этот код в командной строке MATLAB:
socExportReferenceDesign('soc_image_rotation')
Функция создает эти артефакты в текущей папке.
Файлы регистрации плат
Файл регистрации ссылочного проекта
IP-репозиторий
Файлы проекта
Файлы ограничений
Чтобы добавить созданную папку проекта в путь MATLAB, щелкните правой кнопкой мыши папку с именем top-model-refdesign, где top-model - имя верхней модели SoC. Затем выберите Добавить в путь > Выбранные папки и подпапки.
После создания эталонной конструкции ее можно сохранить или передать разработчику IP для интеграции и развертывания на плате.
В этом примере в качестве IP-адреса используется DUT поворота изображения. Эта эталонная конструкция подходит для любого IP-адреса с таким же интерфейсом.
open_system('soc_image_rotation_fpga');
В Simulink щелкните правой кнопкой мыши блок ImageRotation и выберите команду HDL Code > HDL Workflow Advisor, чтобы открыть инструмент HDL Workflow Advisor.
На шаге 1.1 установите целевой рабочий процесс в значение IP Core Generation и целевая платформа к платформе, генерируемой socExportReferenceDesign функция. В этом примере выберите Xilinx Zynq ZC706 evaluation kit (generated by SoC Blockset).
Щелкните Выполнить эту задачу.
Выберите шаг 1.2. Обратите внимание, что для параметра «Ссылочная конструкция» установлено значение Design exported from 'soc_image_rotation' model.
На шаге 1.3 установите целевой интерфейс, подключив каждый порт в IP к соответствующему порту в эталонной конструкции.
5. Перейдите к остальным шагам инструмента «Помощник по рабочим процессам HDL».
6. На шаге 4.2 в разделе Generate a software interface model with IP core driver blocks for C code generation выберите Skip this task. В этом примере выберите это значение, поскольку созданная ссылочная конструкция включает только компоненты FPGA и памяти. Если ссылочная конструкция также включает систему обработки, снимите этот флажок.
7. На шаге 4.4 установите метод программирования в JTAG.
8. Подключите хост-компьютер к плате ZC706 и выполните рабочий процесс, чтобы загрузить полную конструкцию (IP и пользовательскую эталонную конструкцию) в FPGA.
9. Используйте MATLAB AXI Master для взаимодействия с FPGA с хост-машины.
В этом примере рассматриваются эти рабочие процессы.
Создание ссылочной конструкции на основе модели SoC
Интеграция IP-ядра в созданную эталонную конструкцию с помощью инструмента HDL Workflow Advisor
Построитель SoC | socExportReferenceDesign