Vision HDL Toolbox™ предоставляет библиотеки блоков и системных объектов, поддерживающих создание кода HDL. Для создания кода HDL из этих конструкций необходимо иметь лицензию HDL Coder. Кодер HDL также позволяет создавать сценарии и тестовые стенды для использования с сторонними имитаторами HDL.
При наличии лицензии HDL Verifier можно использовать функцию FPGA-in-the-loop для прототипирования конструкции HDL на плате FPGA. Блоки на этой странице обеспечивают повышение эффективности потоковой передачи пиксельных данных через интерфейс платы Simulink ® на плату FPGA. Программа HDL Verifier также позволяет имитировать модель Simulink с конструкцией HDL, работающей в симуляторе стороннего производителя.
| FIL-кадр к пикселям | Преобразование видео на основе кадров в поток пикселей для FPGA-in-the-loop |
| Пикселы FIL к кадру | Преобразование потока пикселей из FPGA-in-the-loop в видео на основе кадров |
visionhdlsetup | Настройка параметров модели для генерации кода HDL для потокового видео |
Создание кода HDL из панели инструментов Vision HDL
Создание кода HDL из моделей MATLAB ® и Simulink.
Cosimulate конструкции в MATLAB или Simulink с сторонними ЛПВП симуляторами.
Проверка проекта в режиме реального времени с помощью FPGA.
Прототипы алгоритмов технического зрения на аппаратном обеспечении на базе Zynq
Прототип Vision HDL Toolbox разработан на системных платах Zynq ® с использованием пакетов поддержки.
Можно моделировать внешнюю память с помощью функций из пакета поддержки Vision HDL Toolbox для аппаратных средств на базе Xilinx ® Zynq или Blockset™ SoC .
