Преобразование данных на основе кадров в поток выборки для FPGA-in-the-loop
Беспроводная панель инструментов HDL/интерфейсы ввода-вывода
Блок FIL Frame To Samples выполняет то же преобразование кадра в образец, что и блок Frame To Samples. Он возвращает выходные данные в виде векторов всего кадра выборок. Блок возвращает векторы управляющего сигнала той же ширины, что и данные выборки. Эта оптимизация позволяет более эффективно использовать канал связи между платой FPGA и имитацией Simulink ® при использовании FPGA-in-the-loop (FIL). Для запуска FPGA-in-the-loop необходимо иметь лицензию HDL Verifier™.
При создании файла программирования для цели FIL в Simulink инструмент создает модель для сравнения моделирования FIL с конструкцией Simulink. Для беспроводных Toolbox™ HDL блок FIL в этой модели реплицирует потоковый интерфейс выборки, чтобы послать одну выборку за раз в FPGA. Можно изменить автоматически созданную модель для использования блоков FIL Frame To Samples и FIL Samples To Frame для улучшения полосы пропускания связи с платой FPGA путем отправки одного кадра за раз. Сведения об изменении автоматически созданной модели см. в разделе FPGA-in-the-Loop.