Модулятор символов LTE

Модулировать биты данных на сложные символы данных LTE

Библиотека:
Беспроводная панель инструментов HDL/модуляция

Описание

Блок модулятора символов LTE отображает группу битов данных в комплексные символы данных, используя типы модуляции, поддерживаемые стандартом TS 36.211 LTE [1]. Блок обеспечивает архитектуру, подходящую для генерации кода HDL и аппаратного развертывания. Этот блок можно использовать при разработке датчика LTE.

Блок одновременно принимает 1-бит данных вместе с управляющими сигналами и выводит модулированный комплексный символ с достоверным сигналом. Каждый комплексный символ содержит стандартное количество битов на основе типа модуляции, как показано в этой таблице. Если в качестве входных данных ввести несколько битов порядка модуляции, блок игнорирует выходной символ с недостаточным или избыточным количеством битов. Порядок модуляции - это количество битов на символ.

Тип модуляции	Порядок модуляции - количество битов на символ
BPSK	1
QPSK	2
16-QAM	4
64-QAM	6
256-QAM	8

Порты

Вход

развернуть все

`data` - Входные биты данных
скаляр

Входные биты данных, заданные как скаляр. Блок принимает Boolean или ufix1 биты данных.

Типы данных: Boolean | fixdt(0,1,0)

`valid` - Указать допустимые входные данные
скаляр

Управляющий сигнал, указывающий на достоверность входных данных. Когда это значение равно 1 (true), блок принимает значения на порте ввода данных. Когда это значение равно 0 (false), блок игнорирует значения порта ввода данных.

Типы данных: Boolean

`modSel` - Выбор модуляции
целое число

Выберите тип модуляции, указав соответствующее значение, показанное в этой таблице.

Значения modSel находятся в диапазоне от 0 до 4. Каждое значение представляет конкретный тип модуляции.

Стоимость	Тип модуляции
`0`	BPSK
`1`	QPSK
`2`	16-QAM
`3`	64-QAM
`4`	256-QAM

Если указать значение, отличное от указанного в этой таблице, блок отобразит предупреждающее сообщение и:

Применяет модуляцию QPSK, когда нагрузка 1 Правда.
Продолжение текущей модуляции при нагрузке 0 (ложь).

Для генерации кода HDL укажите это значение в fixdt(0,3,0) формат.

Зависимости

Чтобы включить этот порт, установите для параметра Modulation source значение Input port.

Типы данных: fixdt(0,3,0) | double | single

`load` - Управление модуляцией
скаляр

Управляющий сигнал для модуляции выборки.

Когда это значение равно 1 (true), блок применяет модуляцию на основе значения modSel. Когда это значение равно 0 (false), блок игнорирует любые изменения в значении modSel и продолжает с текущей модуляцией, пока нагрузка не изменится на 1 Правда.

Если значение нагрузки изменяется на 1 (true) во время работы блока блок повторно синхронизирует и перезапускает модуляцию, используя текущее значение modSel. Этот перезапуск выполняется независимо от изменения значения modSel. Например, если блок работает в режиме 256-QAM и значение нагрузки изменяется на 1 (true) после того, как четыре из восьми требуемых входных битов отправлены в блок, блок отбрасывает эти первые четыре бита и перезапускает свою работу с пятого бита.

Если значение нагрузки не применяется как 1 (true) в начале работы блока по умолчанию блок работает с модуляцией QPSK.

Зависимости

Чтобы включить этот порт, установите для параметра Modulation source значение Input port.

Типы данных: Boolean

Продукция

развернуть все

`data` - Модулированные комплексные символы данных
скаляр

Модулированные комплексные символы данных, возвращаемые как скаляр.

Типы данных: single | double | fixdt(1,wordlength,wordlength-2)
Поддержка комплексного номера: Да

`valid` - Действительная индикация выходных данных
скаляр

Управляющий сигнал, указывающий на правильность данных из порта вывода данных. Когда это значение равно 1 (true), блок возвращает действительные данные на выходном порту данных. Когда это значение равно 0 (false), блок игнорирует значения порта вывода данных.

Типы данных: Boolean

Параметры

развернуть все

Главный

`Modulation source` - Источник для типа модуляции
`Property` (по умолчанию) | `Input port`

Чтобы задать тип модуляции с помощью параметра Modulation, выберите Property. Для указания типа модуляции из порта modSel во время выполнения выберите Input port.

`Modulation` - Тип модуляции
`BPSK` (по умолчанию) | `QPSK` | `16-QAM` | `64-QAM` | `256-QAM`

Выберите тип модуляции.

Зависимости

Чтобы включить этот параметр, установите для параметра Modulation source значение Property.

Типы данных

`Output data type` - Выбор типа выходных данных
`double` (по умолчанию) | `single` | `Custom`

Укажите тип данных для выходных данных.

double и single для моделирования поддерживаются типы данных.

Для моделирования и генерации кода HDL установите это значение в Custom.

`Word length` - Длина выходного слова
`16` (по умолчанию) | целое число в диапазоне [3, 32]

Укажите длину выходного слова. Это значение должно быть целым числом в диапазоне [3, 32].

Зависимости

Чтобы включить этот параметр, установите для параметра Output data type значение Custom.

Примеры модели

Модуляция символов LTE битов данных

Блок модулятора символов LTE используется для модуляции битов данных до комплексных символов данных. Из этого блока можно создать код HDL.

Алгоритмы

развернуть все

Выходные формы сигналов

На этих фигурах показаны выходные данные выборки блока при работе с фиксированным типом модуляции, применяемым с использованием параметра Modulation, и при работе с различными типами модуляции, применяемыми с использованием входного порта modSel. Задержка блока равна сумме трех тактовых циклов и количеству битов на символ.

Блок захватывает выходные символы с допустимыми циклами.

На этом рисунке показан пример выходных данных при выборе BPSK модуляция с использованием параметра Modulation. В этом примере выходных данных задержка блока равна 4.

На этом рисунке показан пример выходных данных при выборе BPSK, QPSK, 16-QAM, 64-QAM, и 256-QAM модуляции с использованием входного порта modSel. Задержка блока изменяется в зависимости от выбора модуляции.

Работа

В этой таблице показаны результаты синтеза данных о ресурсах и рабочих характеристиках блока при использовании входного порта modSel в качестве источника модуляции и длина выходного слова 16. Созданный HDL предназначен для платы оценки Xilinx ® ^Zynq ® - 7000 ZC706. В конструкции достигается тактовая частота 872 МГц.

Ресурс	Используемый номер
LUT среза	61
Регистры среза	67
DSP48	0

Ссылки

[1] 3GPP TS 36.211. «Физические каналы и модуляция». Проект партнерства 3-го поколения; техническая спецификация на сеть радиодоступа группы; Усовершенствованный универсальный наземный радиодоступа (E-UTRA). URL: https://www.3gpp.org.

Расширенные возможности

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Этот блок поддерживает генерацию кода C/C + + для режимов ускорения ^Simulink ® и быстрого ускорения, а также для генерации компонентов DPI.

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

HDL Coder™ предоставляет дополнительные опции конфигурации, которые влияют на реализацию HDL и синтезированную логику.

Этот блок не имеет свойств блока HDL.

См. также

Блоки

Демодулятор символов LTE | Модулятор символов NR

Функции

lteSymbolModulate(Панель инструментов LTE)

Представлен в R2019a

Документация

Модулятор символов LTE

Описание

Порты