После установки MATLAB® и пакеты поддержки для подключения хоста-компьютера к одной из поддерживаемых плат FPGA:
Подключите хост-компьютер к плате FPGA с помощью кабеля USB JTAG.
Чтобы узнать, как настроить соединение JTAG, см. раздел «Подключение JTAG».
Чтобы узнать, как настроить каждую плату, см. раздел «Настройка информации о Setup платы».
Примечание
Чтобы загрузить веса быстрее, используйте USB 3.0 для кабеля USB JTAG. Загрузка веса может стать медленнее, если вы используете USB 2.0 для кабеля.
Проверьте, установлен ли драйвер JTAG на хост-компьютер. Установите драйвер, если он еще не установлен.
Подключите хост-компьютер к плате FPGA с помощью кабеля Ethernet. Для получения дополнительной информации посмотрите Управляемую SD-карту Setup (Пакет Поддержки Deep Learning HDL Toolbox для Устройств Intel FPGA и SoC) или Управляемую SD-карту Setup (Пакет Поддержки Deep Learning HDL Toolbox для Xilinx FPGA и Устройства SoC).
Для устранения проблем с подключением к Ethernet для плат Intel смотрите сеанс командной строки с устройством Intel SoC» (Пакет поддержки пакета Deep Learning HDL Toolbox для устройств Intel FPGA и SoC). Для устранения проблем с подключением к Ethernet для плат Xilinx см. раздел «Поиск и устранение проблем с платформой Xilinx Zynq и Компьютером разработчика подключением» (Пакет поддержки глубокого обучения в HDL Toolbox для Xilinx FPGA и однокристальных устройств).
Установите и настройте путь к соответствующему инструменту синтеза. Для получения дополнительной информации см. раздел «Установка инструментов синтеза и настройка пути к инструменту» ниже.
Прежде чем вы сможете развернуть свою нейронную сеть на одной из поддерживаемых плат FPGA, необходимо установить необходимые сторонние инструменты синтеза. Рабочий процесс поддерживает эти инструменты синтеза:
Intel® Куарт® Prime Standard Edition 18.1 и более поздние версии.
Xilinx® Vivado® Design Suite 2019.1 и более поздние версии.
Чтобы запустить рабочий процесс и развернуть сеть на плате FPGA, настройте инструмент путь к установленному исполняемому файлу Xilinx Vivado или Intel Quartus Prime standard edition путем запуска hdlsetuptoolpath функция.
Если вашим инструментом синтеза является Intel Quartus Prime, введите следующую команду:
hdlsetuptoolpath('ToolName','Altera Quartus II','ToolPath',... 'C:\intel\18.1\quartus\bin\quartus.exe');
Если вашим инструментом синтеза является Xilinx Vivado, введите эту команду:
hdlsetuptoolpath('ToolName','Xilinx Vivado','ToolPath',... 'C:\Xilinx\Vivado\2019.1\bin\vivado.bat');
См. также hdlsetuptoolpath (HDL Coder).
Чтобы убедиться, что подключение к соединению JTAG к плате FPGA уже установлено и готово, запустите пример «Запуск с развертыванием FPGA для глубокого обучения» на платформе Intel Arria 10 SoC. В этом примере запускается весь рабочий процесс и отображаются результаты предсказания.
Чтобы убедиться, что подключение Ethernet к плате FPGA настройки и готово к запуску, запустите пример начала работы с Глубоким обучением FPGA на Xilinx ZCU102 SoC. В этом примере запускается весь рабочий процесс и отображаются результаты предсказания.