Exponenta Banner

Setup инструмента

Пути к средству синтеза Setup

hdlsetuptoolpath Функция

Чтобы использовать HDL- Coder™ с одним из поддерживаемых сторонних инструментов синтеза FPGA, добавьте инструмент к своему системному пути с помощью hdlsetuptoolpath функция. Перед открытием HDL Workflow Advisor добавьте инструмент в системный путь. Если у вас уже открыт HDL Workflow Advisor, см. раздел «Добавление инструмента синтеза для текущего сеанса HDL-советника».

Добавьте инструмент синтеза для текущего сеанса HDL Workflow Advisor

Рабочий процесс от Simulink до HDL

  1. В MATLAB® командная строка, используйте hdlsetuptoolpath функция для добавления инструмента синтеза.

  2. В HDL Workflow Advisor, на шаге Set Target > Set Target Device and Synthesis Tool, справа от Synthesis tool, нажмите Refresh.

    Теперь доступен инструмент синтеза.

Рабочий процесс от MATLAB до HDL

  1. В командной строке MATLAB используйте hdlsetuptoolpath функция для добавления инструмента синтеза.

  2. В HDL Workflow Advisor, на Select Code Generation Target шаге, справа от Synthesis tool, нажмите Refresh list.

    Теперь доступен инструмент синтеза.

Проверяйте синтез- Инструмент Setup

Чтобы проверить вашу Intel® Инструмент синтеза Quartus Prime Standard настройки в MATLAB, попробуйте запустить инструмент следующей командой:

!quartus

Чтобы проверить настройку инструмента синтеза Intel Quartus Pro в MATLAB, попробуйте запустить инструмент с помощью следующей команды:

!qpro

Чтобы проверить свой Xilinx® Vivado® настройки инструмента синтеза в MATLAB, попробуйте запустить инструмент с помощью следующей команды:

!vivado

Чтобы проверить настройку инструмента синтеза Xilinx ISE в MATLAB, попробуйте запустить инструмент с помощью следующей команды:

!ise

Чтобы проверить свой Microsemi® Либеро® Настройка инструмента синтеза SoC в MATLAB, попробуйте запустить инструмент с помощью следующей команды:

!libero

Поддерживаемые версии инструментов

Поддерживаемые версии инструментов см. в разделах Инструменты синтеза сторонних производителей и Поддержка версий.

Симулятор HDL Setup

Чтобы открыть Симулятор HDL из MATLAB, введите следующие команды:

Команда MATLAB для открытия Симулятора HDL

Симулятор HDLКоманда для открытия симулятора
Каденция Incisive® nclaunch (HDL Verifier)
Менторская графика® ModelSim® vsim (HDL Verifier)

Для примера, чтобы открыть симулятор Mentor Graphics ModelSim, введите следующую команду:

vsim('vsimdir','C:\Program Files\ModelSim\questasim\10.5c\win64\vsim.exe')

Чтобы узнать больше о том, как настроить ModelSim, Questa®, или Incisive® для симуляции или для косимуляции с HDL- Verifier™, смотрите Симулятор HDL Startup (HDL Verifier).

Добавьте инструмент симуляции для текущего сеанса HDL Workflow Advisor

Рабочий процесс от MATLAB до HDL

  1. Настройте инструмент симуляции.

  2. В HDL Workflow Advisor, в задаче HDL Verification > Verify with HDL Test Bench, нажмите Refresh list.

    Теперь доступен инструмент симуляции.

Setup генератора системы Xilinx для симуляции ModelSim

Чтобы сгенерировать скрипты симуляции ModelSim для проекта, содержащего блоки Xilinx System Generator, необходимо:

  • Скомпилировали библиотеки симуляции Xilinx.

  • Укажите путь к скомпилированным библиотекам.

Необходимые библиотеки для Vivado и ISE

Чтобы сгенерировать симуляционные скрипты ModelSim, необходимо иметь следующие скомпилированные библиотеки симуляции Xilinx для симулятора EDA и целевого языка:

  • unisim

  • simprim

  • xilinxcorelib

Чтобы узнать, как скомпилировать эти библиотеки, см. документацию Xilinx.

  • Для Vivado см compile_simlib.

  • Для ISE смотрите compxlib.

Указание пути к необходимым библиотекам

Укажите путь к скомпилированным библиотекам симуляции Xilinx путем установки XilinxSimulatorLibPath параметр для вашей модели.

Для примера можно использовать hdlset_param для установки XilinxSimulatorLibPath:

libpath = '/apps/Xilinx_ISE/XilinxISE-13.4/Linux/ISE_DS/ISE/vhdl/
   mti_se/6.6a/lin64/xilinxcorelib';
hdlset_param (bdroot, 'XilinxSimulatorLibPath', libpath);

Приложение Altera DSP Builder Setup

Чтобы сгенерировать код для проекта, содержащего оба Altera® DSP Builder и Simulink® блоки, вы должны открыть MATLAB с Altera DSP Builder. Для получения дополнительной информации см. документацию Altera DSP Builder.

Setup библиотеки симуляции FPGA

Чтобы сопоставить ваш проект с библиотекой Altera или Xilinx FPGA:

  • Использование Xilinx LogiCORE®IP- Оператора с плавающей точкой 5.0 или IP-ядра с плавающей точкой Altera.

  • Укажите скомпилированную библиотеку симуляции и целевой язык для вашего симулятора EDA. Использование XilinxCoreLib библиотека симуляции для Xilinx LogiCORE IP и компилятор библиотеки симуляции EDA для Altera megafunction IP.

    Чтобы узнать, как скомпилировать эту библиотеку, см. compxlib Xilinx документация.

  • Укажите путь к скомпилированным библиотекам симуляции Altera или Xilinx. Altera предоставляет файлы модели симуляции в папке\quartus\eda\sim _ lib. Установите SimulationLibPath параметр для DUT.

    Для примера можно использовать hdlset_param для установки SimulationLibPath:

    myDUT = gcb;
libpath = '/apps/Xilinx_ISE/XilinxISE-13.4/Linux/ISE_DS/ISE/vhdl/
   mti_se/6.6a/lin64/xilinxcorelib';
hdlset_param (myDUT, 'SimulationLibPath', libpath);

    Можно также задать путь к библиотеке симуляции из панели HDL Code Generation > Test Bench в диалоговом окне Параметры конфигурации (Configuration Parameters).

Setup компилятора C/C + +

HDL Coder находит и использует поддерживаемый установленный компилятор. Для большинства платформ компилятор по умолчанию поставляется с MATLAB. Список поддерживаемых компиляторов см. в разделе Поддерживаемые компиляторы.

См. также

Похожие темы

HDL Coder документация

Поддержка