Генерация HDL-кода из Simulink
Сгенерируйте HDL-код из Simulink® модели
Реализуйте свою модель или подсистему Simulink в оборудовании, сгенерировав HDL-код и развернув этот код на специфичной для приложения интегральной схеме (ASIC) или программируемом полевом массиве ворот (FPGA). Проектируйте модель с блоками, которые совместимы с генерацией HDL-кода. Если модель использует данные с плавающей точкой, используйте Fixed-Point Designer™, чтобы преобразовать его в модель с фиксированной точкой. После генерации HDL-кода и проверки его соответствия исходному алгоритму, разверните HDL-код на целевом компьютере.
Генерация HDL-кода из основ Simulink
- Модель и архитектура Проекта
Поддерживаемые блоки, лучшие практики, шаблоны проекта, проверки совместимости, моделирование Simscape, часы и сигналы сброса
- Руководства по моделированию HDL
Инструкции по разработке алгоритма HDL в вашей модели Simulink
- Генерация кода
Генерация HDL-кода, строение кода, генерация испытательного стенда
- Верификация
Симуляция и верификация сгенерированного HDL-кода против исходной модели и цикл
- Развертывание
Синтезирующие скрипты и развертывание сгенерированного HDL-кода в Intel®, Xilinx®, Speedgoat и пользовательские платы FPGA
- Оптимизация скорости и площади
Улучшения через совместное использование ресурсов, потоковую передачу, конвейеризацию, отображение ОЗУ, оптимизацию цикла
- Отчеты и скрипты
Трассируемость, оптимизация и отчеты о ресурсах; податливость стандартам, синтезирующие скрипты
