Руководства по моделированию HDL являются набором рекомендуемых руководств для создания моделей Simulink, блоков MATLAB Function и Stateflow® графики для генерации кода с HDL- Coder™. Поскольку HDL Coder генерирует код, который нацелен на оборудование платформы, такие как FPGA, ASIC и SoC, вы должны предоставить определенную степень оборудования архитектурного руководства в рамках проекта. Можно также использовать дополнительные инструкции по оптимизации скорости и площади проектов, реализованных на оборудовании. В некоторых случаях вы видите, что инструкции также отражают отраслевые стандарты HDL, такие как от STARC. Руководящие принципы относятся к трем категориям: проект и совместимость моделей, поддерживаемые блоки и типы данных, а также оптимизация скорости и площади.