HDL Coder

Сгенерируйте код VHDL и Verilog для проектов FPGA и ASIC

HDL Coder™ генерирует портативный, синтезируемый VHDL® и Verilog® код из MATLAB® функции, Simulink® модели и Stateflow® чарты. Эти сгенерированные HDL-коды могут использоваться для программирования FPGA или для прототипирования и проекта ASIC.

HDL Coder предоставляет консультанта по рабочим процессам, который автоматизирует программирование Xilinx®, Микросеми®, и Intel® ПЛИС. Можно управлять архитектурой и реализацией HDL, выделять критические пути и генерировать оценки использования аппаратных ресурсов. HDL Coder обеспечивает трассируемость между вашей моделью Simulink и сгенерированным кодом Verilog и VHDL, позволяя верификации кода для приложений повышенной надежности, придерживающихся DO-254 и других стандартов.

Поддержка отраслевых стандартов доступна через IEC Certification Kit (for ISO 26262 and IEC 61508).

Запуск

Изучение основ HDL Coder

Генерация HDL-кода из MATLAB

Сгенерируйте HDL-код из алгоритмов MATLAB

Генерация HDL-кода из Simulink

Сгенерируйте HDL-код из моделей Simulink

Совместное проектирование аппаратного и программного обеспечения

Развертывание секционированного оборудования и программного обеспечения на целевой аппаратной платформе

HDL Coder Поддерживаемых аппаратных средств

Поддержка оборудования сторонних производителей, таких как платы Intel, Microsemi и Xilinx FPGA

Квалификация инструмента

Проверьте Simulink Check для сертификации DO и IEC

HDL Coder документация

Поддержка