HDL Coder™ генерирует портативный, синтезируемый VHDL® и Verilog® код из MATLAB® функции, Simulink® модели и Stateflow® чарты. Эти сгенерированные HDL-коды могут использоваться для программирования FPGA или для прототипирования и проекта ASIC.
HDL Coder предоставляет консультанта по рабочим процессам, который автоматизирует программирование Xilinx®, Микросеми®, и Intel® ПЛИС. Можно управлять архитектурой и реализацией HDL, выделять критические пути и генерировать оценки использования аппаратных ресурсов. HDL Coder обеспечивает трассируемость между вашей моделью Simulink и сгенерированным кодом Verilog и VHDL, позволяя верификации кода для приложений повышенной надежности, придерживающихся DO-254 и других стандартов.
Поддержка отраслевых стандартов доступна через IEC Certification Kit (for ISO 26262 and IEC 61508).
Создайте модель и проверьте совместимость для генерации HDL-кода.
Сгенерируйте код VHDL и Verilog из моделей Simulink.
Сгенерируйте испытательный стенд HDL для проверки кода VHDL или Verilog.
Сгенерируйте код и синтезируйте проект Simulink на целевом FPGA.
Рабочий процесс для генерации HDL-кода и синтеза FPGA из алгоритмов MATLAB и Simulink.
Как HDL Coder генерирует сигналы времени, сброса и включения синхроимпульса в HDL-коде.
HDL Coder обзор
Сгенерируйте VHDL и Verilog код для FPGA и ASIC проектов, используя HDL Coder
Использование Simulink для развертывания алгоритма MATLAB на FPGA или ASIC
Узнайте, как взять алгоритм MATLAB DSP через Simulink, Fixed-Point Designer и HDL Coder и нацелиться на FPGA или ASIC
