Поддержка Speedgoat FPGA с помощью HDL Workflow Advisor

Использование Simulink® Real-Time™ и HDL Coder™ для реализации алгоритмов Simulink и настройки функциональности ввода-вывода на программных модулях ввода-вывода Speedgoat Simulink. Пример, показывающий рабочий процесс разработки модулей ввода-вывода FPGA, см. в разделе Программирование и строение FPGA на программируемых модулях ввода-вывода Speedgoat Simulink.

Когда вы открываете HDL Workflow Advisor в HDL Coder и запускаете Simulink Real-Time FPGA I/O рабочий процесс, вы генерируете подсистему интерфейса Simulink Real-Time. Маска подсистемы управляет параметрами блоков. Не редактируйте параметры непосредственно. Описание блоков платы ввода-вывода FPGA предназначено только для информационных целей.

Ввод-вывод Speedgoat Simulink

Модули ввода-вывода Speedgoat Simulink-Programmable являются частью целевых компьютеров Speedgoat. Чтобы запустить Simulink Real-Time FPGA I/O рабочий процесс, установите библиотеку Speedgoat и пакеты HDL Coder Интегрирования Speedgoat. Затем можно выбрать Target platform и запустить рабочий процесс, чтобы сгенерировать подсистему интерфейса Simulink Real-Time. Для просмотра документации по интегрированию пакетам введите эту команду в MATLAB® командная строка.

speedgoat.hdlc.doc

Чтобы узнать оСм. ссылки

Интеграционные пакеты и способы их установки.

Смотрите пакеты Speedgoat - HDL Coder Integration Packages.

Модули ввода-вывода Speedgoat, поддерживаемые HDL Workflow Advisor.

Смотрите поддержку приложения FPGA Speedgoat в реальном времени от HDL Coder.

Приложения и сценарии использования

Смотрите Общие примеры использования и приложения.

Поддерживаемые интерфейсы для различных типов соединений ввода-вывода и протоколов, а также такие основные функциональные возможности, как PCIe read/write и DMA.

См. «Поддерживаемые интерфейсы».

Приведены примеры для всех поддерживаемых модулей ввода-вывода и функциональности

См. Примеры ввода-вывода Speedgoat.

Подготовка к рабочему процессу FPGA

Для работы с FPGA в среде Simulink Real-Time установите:

Можно использовать рабочий процесс в HDL Coder, чтобы сгенерировать HDL-код для целевого устройства FPGA.

Похожие примеры

Подробнее о

Внешние веб-сайты

Для просмотра документации необходимо авторизоваться на сайте