Эта страница описывает параметры конфигурации, которые находятся на вкладке HDL Code Generation > Optimization > General диалогового окна Configuration Parameters. Используя параметры в этом разделе, можно уменьшить использование области на целевом устройстве, торгуя блоком RAM для регистров. Параметры определяют, хотите ли вы сопоставить регистры конвейера в сгенерированном коде с ОЗУ, и минимальный размер ОЗУ для отображения, чтобы заблокировать ОЗУ на ПЛИС.
Сопоставьте регистры конвейера в сгенерированном HDL-коде с ОЗУ. Определенные оптимизации скорости или площади, такие как конвейеризация и совместное использование ресурсов, или определенные реализации блоков, которые вы задаете, могут вставить регистры конвейера в сгенерированный HDL-код. Можно сохранить область на целевом устройстве, сопоставив эти регистры конвейера с ОЗУ.
По умолчанию: Off
Сопоставьте регистры конвейера в сгенерированном HDL-коде с ОЗУ. Чтобы сопоставить эти регистры с блоками ОЗУ, размер ОЗУ должен быть больше или равен порогу отображения ОЗУ в битах. Размер ОЗУ - это продукт Длина задержки * Размер слова * Длина вектора * Комплексная длина.
Не сопоставляйте регистры конвейера в сгенерированном HDL-коде с ОЗУ.
Свойство:
MapPipelineDelaysToRAM |
Тип: Вектор символов |
Значение:
'on' | 'off' |
По умолчанию:
'off'
|
Чтобы задать это свойство, используйте hdlset_param
или makehdl
. Чтобы просмотреть значение свойства, используйте hdlget_param
.
Для примера можно включить MapPipelineDelaysToRAM
настройка при генерации HDL-кода для symmetric_fir
подсистема внутри sfir_fixed
моделировать с использованием любого из этих методов.
Передайте свойство как аргумент в makehdl
функция.
makehdl('sfir_fixed/symmetric_fir', ... 'MapPipelineDelaysToRAM','on')
Когда вы используете hdlset_param
можно задать параметр на модели, а затем сгенерировать HDL-код используя makehdl
.
hdlset_param('sfir_fixed','MapPipelineDelaysToRAM','on') makehdl('sfir_fixed/symmetric_fir')
Укажите минимальный размер ОЗУ в битах для отображения в блоки ОЗУ. Генератор кода определяет, использовать ли регистры или ресурсы оперативной памяти на FPGA, сравнивая размер оперативной памяти вашего проекта с заданным вами порогом отображения оперативной памяти.
По умолчанию: 256
Порог отображения ОЗУ должен быть целым числом, большим или равным нулю. HDL Coder™ использует порог, чтобы определить, сопоставлять ли следующие элементы с блокировкой ОЗУ вместо регистрации:
Delay блоки
Постоянные массивы в блоках MATLAB Function
Свойство:
RAMMappingThreshold |
Тип: целое число |
Значение: целое число, больше или равное 0 |
По умолчанию: 256 |
Чтобы задать это свойство, используйте hdlset_param
или makehdl
. Чтобы просмотреть значение свойства, используйте hdlget_param
.
Для примера можно задать RAMMappingThreshold
на 1024
при генерации HDL-кода для symmetric_fir
подсистема внутри sfir_fixed
моделировать с использованием любого из этих методов.
Передайте свойство как аргумент в makehdl
функция.
makehdl('sfir_fixed/symmetric_fir', ... 'RAMMappingThreshold','1024')
Когда вы используете hdlset_param
можно задать параметр на модели, а затем сгенерировать HDL-код используя makehdl
.
hdlset_param('sfir_fixed','RAMMappingThreshold','1024') makehdl('sfir_fixed/symmetric_fir')