Сбор данных FPGA

Захват данных сигнала от live FPGA

Используйте сбор данных FPGA, чтобы наблюдать сигналы от вашего проекта, пока проект работает на FPGA. Эта функция захватывает окно данных о сигнале из FPGA и возвращает данные в MATLAB^® или Simulink^®. Чтобы захватить сигналы, HDL- Verifier™ генерирует IP-ядро, которое вы должны интегрировать в свой HDL-проект и развернуть на FPGA вместе с остальной частью вашего проекта. HDL Verifier также генерирует приложение, модель System object™ и Simulink, которые общаются с FPGA и возвращают данные в MATLAB или Simulink.

Для захвата данных FPGA:

Сгенерируйте настраиваемые компоненты и IP-ядро. Укажите имена и размеры портов для сгенерированного IP-адреса. Эти порты соединяются с сигналами, которые вы хотите захватить, и сигналами, которые вы хотите использовать в качестве триггеров, чтобы управлять, когда захват происходит.
Интегрирование сгенерированного IP в проект FPGA и развертывание проекта на плате FPGA. Этот шаг автоматизируется при использовании HDL Workflow Advisor.
Используйте сгенерированное приложение, системный объект или модель Simulink для сбора данных для анализа, верификации или отображения. Можно сконфигурировать условие триггера, чтобы управлять, когда происходит захват.

Чтобы использовать эту функцию, необходимо загрузить пакет аппаратной поддержки для вашей платы FPGA. Дополнительная документация по этой функции включена в комплект установки пакета поддержки. Смотрите документацию по пакетам поддержки:

Сбор данных FPGA (HDL Verifier для системных плат Intel FPGA)
Сбор данных FPGA (HDL Verifier для плат Xilinx FPGA)

Для получения информации о загрузке пакетов поддержки смотрите Загрузку пакета поддержки платы FPGA.

Темы

Рабочий процесс захвата данных

Высокоуровневый рабочий процесс для сбора данных о сигнале из проекта, выполняемого на FPGA.

Рекомендуемые примеры

Отладка IP-ядра с помощью сбора данных FPGA

Отладите HDL Coder сгенерированный IP Core с помощью функции FPGA Data Capture HDL Verifier.

Открыть скрипт

Read Temperature Sensor Data From Xilinx FPGA Board Using FPGA Data Capture

Считайте данные датчика температуры с платы Xilinx FPGA с помощью захвата данных FPGA

Используйте FPGA Data Capture с существующим HDL-кодом для чтения внутренних сигналов FPGA. Начнем с существующего проекта FPGA, реализующей Xilinx XADC IP для чтения данных о датчике температуры на микросхеме. IP-адрес XADC предоставляет интерфейс динамического перенастройки порта (DRP) для чтения и записи внутренних регистров. Этот проект FPGA содержит некоторую простую логику, которая считывает регистр датчика температуры из XADC IP. Чтобы получить показания температуры для последующего анализа, мы используем функцию FPGA Data Capture, чтобы считать необработанные данные о датчике в рабочем пространстве MATLAB. Затем MATLAB преобразует данные о необработанной температуре в значимое число Цельсия.

Stream Audio Signal from Intel FPGA Board Using ready-to-capture Signal

Потоковое аудио с платы Intel FPGA с использованием сигнала готовности к захвату

Используйте ready для захвата сигнала в FPGA Data Capture с существующим HDL-кодом, чтобы считать потоковые сигналы FPGA. Этот пример начинается с существующего проекта FPGA, которая реализует встроенный аналого-цифровой преобразователь (АЦП) для выборки аудиосигнала. IP АЦП предоставляет ведомый интерфейс Avalon Memory Mapped (MM) для управления и потоковый интерфейс Avalon для выхода данных. Существующий пример содержит простой мастер Avalon MM для запуска АЦП. Используйте FPGA Data Capture, чтобы собрать выходные данные АЦП из потокового интерфейса Avalon и передать его в рабочее пространство MATLAB.

Документация